|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
; z1 g+ O7 g: ~% C避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
! _, }0 ?8 v: ]! @. l" C了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必# D- Y% ?$ Z0 s) q5 h2 Q# R
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
: \0 {5 C( w2 O9 B$ A- E& T) X3 b才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記' v: M9 K" A' `, O; b
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
% b$ M# W. ?& D8 G3 x8 e不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況! I" i4 y) t! O: B( |- R
下的MOS就不易被導通,而且增加了電壓上的損耗。6 w# q% h- H, B$ g0 x
' L5 `) E/ j* n# R' L: O4 R/ p如果有寫錯還請各位指正,謝謝。 |
|