|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
9 n' Y9 @& Z+ \ C, T避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
2 P0 V* s/ n* a5 [; Z/ Z了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必: S9 J7 Z4 F% ?7 H9 R, Y0 {
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
; ]8 D$ d' Z5 N" W) i# X: I才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
" @* y" L6 z! t) B9 E, C, Q, k錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓$ E" m+ C- ~& C, z# s, o# R- z
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
4 b% \* h0 V& L' e" n0 a( ^. B下的MOS就不易被導通,而且增加了電壓上的損耗。+ E- P& |; K0 I4 h1 ?: M( a5 }" ]
( s) W2 ]/ ~& M! W0 C/ m$ s, b如果有寫錯還請各位指正,謝謝。 |
|