|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
8 Y- n5 c0 Z& S; O6 t6 b避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
3 ]6 Q- W2 d0 H* X$ F了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必% y/ [2 G1 @: j* i% I
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
1 ?, X0 j: R- ]* S* ^才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
m" r, q4 }" w/ ?, @錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
% l: H& s( G4 G. F/ e, ]: o不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況6 E- k1 E& V# K$ c( F* H, [1 E) V
下的MOS就不易被導通,而且增加了電壓上的損耗。
) m" e, z& i' n+ S* n- L n& R8 A5 P0 W1 ~: c) c6 C# ~8 p a
如果有寫錯還請各位指正,謝謝。 |
|