|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
, z5 Q( B. R& H* A避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難1 f- h! L/ g; V, r, w" e! F. C
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必$ ?& N' Q: z6 X; X# Z% T* C5 x* q4 T
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
; n: ^4 K# [' E+ C, B* ]才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
" q, N0 \- Y% P: b5 S+ [錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
3 W, R% V0 C! \, y. z+ z, k不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況" C( h9 g! c0 p+ k3 ~
下的MOS就不易被導通,而且增加了電壓上的損耗。
6 \" [) b @* {4 z% `
' i( R2 k9 [2 ?如果有寫錯還請各位指正,謝謝。 |
|