|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
% e# m; W L- ^: g' U8 t: H避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
* N8 G7 N7 |2 O) I1 d了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必4 U; Y$ q6 L& S5 i# O
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
' Y+ ^- a" m. b; c2 \+ ?$ _才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
( T* e& O, m2 E+ ~, P+ g6 d錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
( q* {6 t4 R* K! t不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況3 q2 n# G4 N0 A8 W9 A, l
下的MOS就不易被導通,而且增加了電壓上的損耗。
6 l; x, U# a# \3 [2 ^' O* R) J' f% |- x1 |; J( m' O/ o
如果有寫錯還請各位指正,謝謝。 |
|