|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
: o9 u8 {6 n0 Q0 U; T& @避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難. Z1 M' H2 ^: ]$ n0 M. p3 n
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
; Q8 }, G; H& G5 v9 |0 Y須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
) C* ^! ^. }+ Y% o/ P# _+ k- f! I才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記4 Y2 h. l7 y e; m/ ] d" A
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓; n2 s: M! O; z/ L
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況7 o [- t/ ]+ c, l7 R6 }, `# E
下的MOS就不易被導通,而且增加了電壓上的損耗。8 Q* A1 \! m4 Y5 E- R: T! f
8 }- `/ z2 `, r, R5 c
如果有寫錯還請各位指正,謝謝。 |
|