|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是$ D- Y5 N3 b0 x' Z, Y
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難8 T) |5 D1 x, M( x/ V3 |" V
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必) |! g$ z. t$ h, @+ E. I: O
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
4 K9 a* s& ?5 H8 ^) b: s0 w2 p才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記1 M* B. t, `5 i7 C6 ~
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓0 N: R5 s' F+ s" E0 x
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
8 D, i: C( w# y6 e( L; [/ ~下的MOS就不易被導通,而且增加了電壓上的損耗。
/ Z: M1 z2 D. T8 y! T6 L; a
. b/ i' {' o2 s, r5 q如果有寫錯還請各位指正,謝謝。 |
|