|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
! m" H! b2 ] \% l0 S9 W避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難+ P) ]; m' S$ Z
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
7 K6 G: J+ B8 i+ r4 t3 A, Z) ^須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
5 e! S) Z; H, m. W: e. I! [( K才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記+ c, j8 Z. ^# d1 K- o( u2 m
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
, C/ h& h$ a$ R( ~: y- O8 T不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況 {+ T! I* g1 f- k+ N" W( m- J" C
下的MOS就不易被導通,而且增加了電壓上的損耗。) ^ J5 {0 ~# P' U
- x, P2 U. _6 @# W如果有寫錯還請各位指正,謝謝。 |
|