|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
4 [% p, g' o6 j- L, z4 F+ A避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難$ h e- J- u' z" m# o+ N
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
7 m1 ] n* O; Z須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區4 a3 d! G, L* Y O# }4 f9 y
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
% \( [/ V+ H; |2 j0 N. e9 O8 |1 l錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓4 Y8 P1 ^2 A0 H" k, h
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
7 `6 I' I. h6 Z0 F; i' q3 x* }/ C下的MOS就不易被導通,而且增加了電壓上的損耗。0 S9 F3 y& {: q9 p
3 a6 r @" K' e- [" r# q! T
如果有寫錯還請各位指正,謝謝。 |
|