|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
7 D, J) x* r7 @5 |- i4 l避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難3 O" P' L* G6 _
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
- A8 A; t$ Y( Z) q, k! W# W) X須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
# n/ _/ V7 b3 a. z/ ]' U9 y4 Y- }, y才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記! S! p) N8 V/ K7 s, M5 N5 B
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓& T( b% J* D) N/ p7 N0 L8 w1 ~
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
' p5 I; {! z* d) p( A下的MOS就不易被導通,而且增加了電壓上的損耗。
- V$ G: w7 k p" E; }7 i( f8 y! s6 [) ^1 F& h) l* V* A( ^
如果有寫錯還請各位指正,謝謝。 |
|