Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 17999|回復: 4
打印 上一主題 下一主題

為什麼MOS上的SOURCE要接到BULK

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-3-30 18:28:39 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是5 Y/ u- E+ x9 ]( |3 X
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難" m6 Y$ H  h+ r+ C$ }$ |1 K
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
( p/ r3 l& u" e4 v  o須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區1 k; g3 N3 I0 S" D( u
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
, x! e- v8 d& ]3 X! q7 [錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
% [' h/ q2 W4 |  R. Y  ]. J不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況  U) I( C9 l6 B( w: Q3 ]8 N
下的MOS就不易被導通,而且增加了電壓上的損耗。
$ u2 [4 u) F+ V' X! q" h, j$ L. H% R# G: J# O( b1 N
如果有寫錯還請各位指正,謝謝。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂3 踩 分享分享
2#
發表於 2008-3-30 19:15:40 | 只看該作者
以 PMOS 而言, Body 可接到 S 或 VDD. * {& L9 h6 t$ P+ ^4 ?
都是為了保持 Body 對 Channel 的逆偏。
3#
發表於 2008-3-30 19:31:01 | 只看該作者

回復 1# 的帖子

應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
4#
發表於 2008-4-1 00:18:14 | 只看該作者
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
5#
發表於 2008-4-1 07:29:14 | 只看該作者
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
: N; I. e" a! O) g; Y我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
4 Q& Z+ ?. K0 NPMOS 就是 source與bulk要接到 VDD: H9 k' d, M# G
但是電路上還是會有 VBS不等於0的情況7 D% j/ U# ]8 p/ _- c, F9 {; T$ ^
這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊6 J: o1 `! r  Q+ I! }7 l4 ]
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input
( B$ z& D# s6 S$ P因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
' B6 v) N& D2 F3 r最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
5 w9 v3 s1 |9 {1 y& r7 ]# {) qCascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.
% ?. [& @0 |% a& a
" S; T/ g1 E+ R, ^5 ][ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-9 09:27 PM , Processed in 0.164009 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表