|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
! c% C" n+ A' {0 z1 p8 w& L避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
& T1 t' \; A5 ], A& n7 z# x了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必# G5 z; M. A' ^6 ~, r( ]8 o
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區8 O* h( @$ o( e" P3 l
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
$ c% I: t4 Y+ e/ {錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓7 a: y- m& L6 |/ V, J7 Y
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
6 f% g8 A; J: x" ^: s0 e6 E& _# {下的MOS就不易被導通,而且增加了電壓上的損耗。' O1 ~5 `7 T) x
( ^' O8 h8 l" J, o+ N: X
如果有寫錯還請各位指正,謝謝。 |
|