|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是: W5 Y) f7 h+ R8 w
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
& _' W3 v% J9 r, {$ Y* F4 P了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必1 e' f, q# z" U3 @8 g
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區; G/ l3 @# s5 }- B6 I
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
( Z( A4 D2 i0 H1 s" [3 }5 I, R7 t7 O錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓6 U2 Q& F/ l( X. z E3 M
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況; R5 f9 }3 T% E7 |
下的MOS就不易被導通,而且增加了電壓上的損耗。
8 {3 s0 l7 ]: ?
4 V b5 w9 V% ]) o: x% A2 O+ m, N5 L如果有寫錯還請各位指正,謝謝。 |
|