PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
對於TX端有任何的影響嗎？
2 {, A* ?# g7 w5 m# X8 N
因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer
( a$ X7 O- d" I" O- z
1 ?5 h# @' ]; ]* H( N: F混波之後，由於干擾信號太強而pll的phase noise又太差以致

snr不足。
2 l6 V& y# d' J+ Z  I2 a/ A
所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的eye diagram要在多少之內
而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
5 p- |5 O* E% L8 x  g" d* ]其中,最主要的乃是eye diagram的定義
( X0 _& Z+ S" Y. B4 U; [像SATA, or USB就有明確定義TX的 ...
finster 發表於 2009-11-26 09:26 PM

* Q  `. p1 A& f; Y3 P2 G/ y+ q
聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
因為規格上沒有定義關於jitter方面的限制。
以下是對方rx的定義
總頻寬3MHz，子頻寬300kHz
# l' H% c" c) n# @$ h+ QProgrammer / Controller Unit
" G- Y/ O) v2 K  h8 ?Receiver noise bandwidth 200 kHz
( c' A' s9 `0 W/ q, kAntenna Gain Tx/Rx 　　　 2 dBi
Power Into Antenna 　　　-22 dBm
( Y" X( s2 Z7 eTx Power 　　　　　　　　  -20 dBm EIRP
; F  e% M/ Z5 m7 _0 FRequired SNR 　　　　　　 14 dB
Noise Floor 　　　　　　　  -101 dBm
) Q4 d" @* T" I0 |4 U. rAmbient noise at receiver input  20 dB above kTB
Receiver noise figure         4 dB
跟傳輸上的耗損
& |, h5 D/ G, X0 \" fTransmission Losses
( X( B) r2 ~. ^, L# _' A# rFree space loss at 2 meters 30.5 dB
Fade margin (with diversity) 10 dB
% T  b& D5 c8 y- ^Excess loss (polarisation, etc.) 15 dB
! Z% ^+ e8 e; c* A5 x4 \2 HBuilding penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
TX的部份確實比較care eye-diagram的好壞
6 x; Z# t+ ~# f) h0 R6 T+ p8 Iex: rise/fall time, jitter
7 o" B2 t- a, h8 ^- G% k1 `知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。