Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
' k! R$ ~7 s5 H9 s找了書來看，上面都只有單端的例子 = =
/ g* x! ], V$ h& E& O: p現在跑fully differential感覺問題非常多 @@
0 F. g- t% ^4 m) B; A
我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

; K: Y# K3 `. J1 c1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號

*輸入端的描述
vd 9 0 dc 0 ac 1
2 O3 I; w4 P; b+ jevd1 in1 8 9 0 0.5
8 X* f8 q4 |& Q6 m3 J( n7 Eevd2 in2 8 9 0 -0.5
$ a5 q' o% _- E$ T1 l$ avcm 8 0 dc 0
/ {, i$ e/ b9 t, J, K
* t/ S3 \8 l- v% v6 ?, m4 s
# e2 y2 k5 \9 f這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？
% [& L4 R6 _. w6 C9 H  l

1 y# x; c+ z- x& \1 h3 @' t) W

+ h5 h5 ~  X5 K/ o2 u2.求雙端輸出的gain
; |4 c+ e) X6 e' R5 h$ f
9 u7 ^5 x) \- [( C  P, k1 H% S*讀取輸出端的描述
) k# \7 b! Q. h0 K/ G2 ?.print ac v(out1) v(out2) v(out1,out2)
3 L3 k% |6 ^/ z. M' |.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
+ U9 G8 f5 M7 S7 h+ ].probe ac vdb(out1) vdb(out2) vdb(out1,out2)

0 p2 R# k6 u0 E: X我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑
( S. X$ G% i) [$ j( ]& C
還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
% p5 Y5 N# G7 [1 e4 X(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)


) j# f6 E5 |$ `+ F$ n再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
/ D! p. ?) ]/ U# \: K這要怎麼求呢？
; P, f! y  w' N- j


( W. q/ X$ S, R: Y1 v3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
& [& t$ \- r9 }8 U! ?4 ^0 Q但是雙端該怎麼寫？
另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
+ L+ T2 g6 X. s: b  f' b5 F
還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
, P, f0 _3 U" G% Z6 e5 v( W% _" b; O為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
. u; }# Q* w0 Q$ b' k; \$ j1 c0 K2 H* ^



4.輸入共模範圍 與 輸出擺幅

- c/ s0 O6 y& D, p這個問題在書上找不到
) O5 p* c  c& A8 ~" q是不是要自己看.op所得到那些vgs,vgd,vt值
! {8 M: _3 C2 Z- ~9 ]& F" B: a: r然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？
5 Z8 G8 P! F: N
8 M4 M: t6 t; r; \- T( N; D) R2 v4 w
! w7 G5 S) s3 A! B6 z

以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
; d# M0 M0 w6 \1 l; e最後想請問一個寫netlist的小問題
) z7 {+ s: t. W5 T, K( q8 O* j在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
) I5 g  v! g/ N! b7 @; X這兩種寫法有什麼差別嗎？(模擬或layout上)
; x6 p8 |2 r7 Z" s6 {. ^如果不用下面的寫法會有什麼缺點？
4 a$ E1 }2 x$ v" ]4 C$ p2 {
  X( J. p# `$ q1 I' J% ]


: }  N4 a# l+ b! b0 s附上小弟寫的folded cascode(輸入為PMOS) netlist:
" H& O- r( f5 @8 I! t
folded
.global vdd vss
8 G/ u+ r# V% `) i. W* h& E5 m8 I
.option acout=0
' F7 h: u; n, ~! y
.option post=2
  H+ r- c5 C" V: W.option probe

, ?  y' L. L9 x- r. x3 N! K$ y' ?: m.protect
7 s- c; x0 w" t( p  ], U* ]7 h.lib ./rf018.l tt
% p# T! q/ h- u' t7 g# ^" G! `1 F.unprotect
, }8 m* c0 F6 u2 y7 U) b; s
0 V$ g: R, p) ~! y) L: R% ymp1 1 in1   7 vdd pch l=0.35u w=30u
& ]- Q/ p* F0 W% L7 b+ v3 bmp2 2 in2   7 vdd pch l=0.35u w=30u
0 z* j* Y3 V1 T, }7 _mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
3 \( y' E* a3 C6 u( r0 ]mp6 out1  out2  6 vdd pch l=0.35u w=20u
) O4 U) a$ k0 B9 Mmp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
0 q* A- U* ]; b6 l( xmn3 1 b3 vss vss nch l=0.35u w=25u
mn4 2 b3 vss vss nch l=0.35u w=25u

*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
% o) w7 S$ m0 L% M1 Bvcm 8 0 dc 0
$ i' O9 e, w7 E8 _  i6 Tvdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v
% Z/ w  X  X2 h' q$ C' p! v5 I
# C' L$ z; @$ p+ J  Zvb1 b1 0 2.4
vb2 b2 0 -1.2
vb3 b3 0 -2.4

.op
.ac dec 10 100 100g

*讀取輸出端的描述
6 j* Z4 i- T( y.print ac v(out1) v(out2) v(out1,out2)
) @7 O6 X4 S8 C# Y+ L.probe ac v(out1) v(out2) v(out1,out2)
! i4 |/ u: c2 s8 c, V) R; u: I, w.print ac vdb(out1) vdb(out2) vdb(out1,out2)
$ B5 ?6 |5 Z& a" B.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
# G: D9 `4 A* l) b
.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
4 e- _3 X4 c  C/ D可否請問一下這是什麼意思阿

rice019

Gain差兩倍
/ |4 q, ~0 L/ d5 P. ^+ p5 T( U因為是你實際上Gain是看VOP-VON
; d0 P$ T% l9 a差兩倍gain實際上也才差6dB左右
/ l/ J# H0 P+ y7 o1 i3 k! b3 E8 r所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
9 N# M# X+ F3 y4 I9 I最後想請問一個寫netlist的小問題
( |" {0 i3 W4 H; t在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
8 k: H2 |% k* G- a9 t2 J" R3 S======================================
我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
9 R8 o! }1 T& X7 p/ t8 w1 @例如...pch.1   pch.2 所以裡面有些參數就不一樣
8 W; H7 m( H( n; G" ?+ h. Y像是Vt~~或者mobility.....
. s: ?' I  Y1 ]1 {7 c) }在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
8 V* @. t' @6 Y  i8 C7 N3 ~希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
3 q! H7 V4 n; P' ]8 Z+ P上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
7 T% h. w( X8 u, M- Z可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
8 f  x3 A& d1 T! w2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
9 H% v) W+ A) b" |  \3 m4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
& f, x0 x, L# b  V謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~