Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 28261|回復: 12
打印 上一主題 下一主題

[問題求助] 請問layout電阻電容畫法

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-9 03:01:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
因為太新手無法看置頂的電阻電容畫法所以來求助,最近畫layout電阻試過了CIC所寫的三種電阻畫法,但是LVS就是找不到
- l/ o  t+ }6 M8 n2 m1 `5 V他就是poly,DIFF,NWELL三種,但是我照著話就是LVS不出來,有沒有高手能把電阻的畫法一步一步的解開呢?書上講義都是把已經畫好的電阻放上去然後用箭頭指著說這是poly,這是Nwell,但是有些重疊的部份根本不知道那是什麼東西之間的重疊,不然就是外圍用虛線包住一個蛇形狀的東西並露出兩個頭,但是就是沒有寫那兩個頭裡面是什麼組成的,外表看起來就像是NWELL包住蛇形POLY,但是照著跑根本就跑不出來,因為根本不知道蛇形poly上面有加上什麼東西,要不然就是標示著電阻標示層畫法需和command file配合,淡是到底要怎樣才能弄出電阻標示層還有如何配合command file?請高手幫小弟解題,感激不盡。
) ~4 H8 f9 I& c" |$ P+ S: O至於電容更是看不清楚了,一塊正方形然後一堆箭頭指向裡面說這是什麼什麼,但是根本不知道那是怎麼組合成的,也不知道哪塊要大哪塊要小...
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏3 分享分享 頂8 踩 分享分享
2#
發表於 2009-5-12 09:16:24 | 只看該作者
你要看製程廠的 rule file 他有寫 每家不同! U, z! c0 [( C6 N- {6 l0 I  x/ r
而畫的規格 W L 要看rd設計   
) o- i6 e7 u0 N$ k/ f像大電阻就是由一堆小電阻串連而成  怕失真
3#
發表於 2009-5-12 09:31:10 | 只看該作者
像POLY 電阻
2 j( y' e6 x- Y; S' J+ M( ^最基本的就是 電流 從 CONTACT 進去 POLY  另一端CONTACT 出來 要包其他層 要看製程和RD
2 y1 C! f% |5 i  A! B6 O  N) D. J; c8 x% H0 V6 B* z6 I
它跟電路學的 電阻公式一樣  越長L 電阻越大  越寬A電阻會被整除
2 b$ e5 G) a9 E: ~/ S8 |8 r
' I" x1 W$ p6 y; ]) ?' r+ v電阻率的科學符號為 ρ 。2 S) ^/ _4 A) f7 y, U
2 P7 |  U8 [! D8 L( d
已知物體的電阻,可由電阻率ρ、長度 l 與截面面積 A 計算:
& N+ j- M  V3 q0 ~; P4 v: g0 J" w# J9 C6 v
R =  ρ  L/A
: F! P8 D, k* g  d* U+ u
4 t( {; H3 A# l* M. U8 M; x0 j電阻 R 單位為歐姆 1 J' E( q1 G* ?& @5 K  d- F
長度 l 單位為米
5 I" J( A. K4 f" `7 s截面面積 A 單位為平方米
& A; z7 Y; G7 P% M9 W6 L- F1 }電阻率 ρ 單位為歐姆·米
4#
發表於 2009-5-13 10:05:39 | 只看該作者
可以看command file裡面的敘述 會有跟你講要蓋那些layer(在最上面 or 用找低)
% S3 V7 j+ J2 s% Q! ?* Z或是看design rule 也有
6 H* C8 r6 A  f. f) k4 {1 ^, E& T4 {9 L" X
我猜可能是少蓋了RPO  和 電阻的dummy層吧(RPDMY....等)9 G0 K: i3 J0 t' g- `( b- z6 X# g
要自己讀一下唷
1 J* p) Z3 L+ k6 ~4 W2 s( f7 C. }9 Q3 F0 E* `% x) l7 \
希望能幫到你
5#
發表於 2009-5-19 17:37:20 | 只看該作者
LVS認不到,不一定是Layout錯誤
6 C6 N. l( y) W, e* B4 v$ ]5 l! d5 k也有可能是command file寫錯
' Q5 `2 Q2 l4 q0 z! L( P0 g# v看看command file裡element res[?]是如何定義4 e4 \7 Z8 d* F7 I8 ^( f
再回頭檢視Layout,這樣會比較快唷!
6#
發表於 2009-5-25 15:50:47 | 只看該作者
我猜也是少蓋dummy層
- ~4 z5 P. R* Y5 q+ I  ~4 D: g查看一下command file
7#
發表於 2009-5-27 09:14:58 | 只看該作者
ex. n+ poly res W=1um  L=10um
( W- ^8 ^" w/ O2 n, M; G' b1.首先 劃一個 w=1um L=12um poly 矩形 再加上 n+ imp 覆蓋 整各 poly  A) H" X% i7 ~9 o) b3 }. h, V& r
   即 poly  在 整個  n+ imp
) `" U* D- _4 t" b3 p2.再2端多出來ㄉ地方 加上 cont 和 metal 1 keep cont 間隔 10um& [, W7 j+ p1 }( g7 W/ A
3.加上 RP_DMY 在cont 間 包附整個poly 即 RP_DMY w=1 um L=10um, }7 ]* C6 Z: T1 C, t) }
4.跑DRC LVS --- >完成
( I( v# r; v1 C( n+ ]通常會有 一個 layer 層用來 辨識 電阻 看你所用的 command file
# i" U" A0 o( Y/ p/ H7 j有加 RP_DMY 的 poly 才會被當成電阻
  S* a: U, M, r& U; J& o! c. _而cont & metal 1  是用來當電阻2端的接點
9 ^' M' j( G8 w/ P0 F9 w接線用, 這樣看董ㄌ, 再去看講義,應該就能懂其他電阻的 lay 法ㄌ
8#
發表於 2009-6-1 14:10:23 | 只看該作者
應該Design rule都會有寫1 ]0 r: S  u! L4 k( O2 l. @
然後你畫電阻的話要注意, p( U+ D" t5 b& I! `" s
他LVS是從R_DMY所畫到的範圍來判定電阻值/ B" b9 S5 Q, g/ z( c0 m
電容的話你除了計算面電容還要考慮線電容
/ B" A; `1 F, `當然最後看你command file裡面誤差設定多少 如果是0的話很難畫到完全精準
9#
 樓主| 發表於 2010-5-24 01:55:27 | 只看該作者
感謝大家的回應,我直接用叫的了) _  ]! D! \1 t9 h
竟然忘了電容可以用叫的了
10#
發表於 2010-5-24 07:17:45 | 只看該作者
回復 9# e2000 2 Q: s  `/ Q# D9 z- L
! _# L- [0 k. |, {

5 m, P4 b5 U& a  A; H    這樣你就學不到東西了....
11#
發表於 2015-10-9 10:06:30 | 只看該作者
要看design rule才知道要怎麼畫吧
12#
發表於 2021-4-28 20:44:09 | 只看該作者
需要更多這方面知識  感謝提供
13#
發表於 2021-8-23 17:12:57 | 只看該作者
感謝大大無私的分享!!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-6 05:36 AM , Processed in 0.168009 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表