Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 28561|回復: 12
打印 上一主題 下一主題

[問題求助] 請問layout電阻電容畫法

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-9 03:01:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
因為太新手無法看置頂的電阻電容畫法所以來求助,最近畫layout電阻試過了CIC所寫的三種電阻畫法,但是LVS就是找不到' e, f9 K2 V% b2 y$ _7 p6 K
他就是poly,DIFF,NWELL三種,但是我照著話就是LVS不出來,有沒有高手能把電阻的畫法一步一步的解開呢?書上講義都是把已經畫好的電阻放上去然後用箭頭指著說這是poly,這是Nwell,但是有些重疊的部份根本不知道那是什麼東西之間的重疊,不然就是外圍用虛線包住一個蛇形狀的東西並露出兩個頭,但是就是沒有寫那兩個頭裡面是什麼組成的,外表看起來就像是NWELL包住蛇形POLY,但是照著跑根本就跑不出來,因為根本不知道蛇形poly上面有加上什麼東西,要不然就是標示著電阻標示層畫法需和command file配合,淡是到底要怎樣才能弄出電阻標示層還有如何配合command file?請高手幫小弟解題,感激不盡。7 u7 O4 \1 c6 i
至於電容更是看不清楚了,一塊正方形然後一堆箭頭指向裡面說這是什麼什麼,但是根本不知道那是怎麼組合成的,也不知道哪塊要大哪塊要小...
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏3 分享分享 頂8 踩 分享分享
2#
發表於 2009-5-12 09:16:24 | 只看該作者
你要看製程廠的 rule file 他有寫 每家不同+ J: [1 X# x/ ^  Z9 ^7 `; _5 P
而畫的規格 W L 要看rd設計   
* ^& ?; _/ }4 f; ~4 A: M" S像大電阻就是由一堆小電阻串連而成  怕失真
3#
發表於 2009-5-12 09:31:10 | 只看該作者
像POLY 電阻 1 G5 s' Y2 j% e6 i3 Q' Z
最基本的就是 電流 從 CONTACT 進去 POLY  另一端CONTACT 出來 要包其他層 要看製程和RD
) b% n% i* u% r7 N! k, O* Q# S% P+ h; T! |
它跟電路學的 電阻公式一樣  越長L 電阻越大  越寬A電阻會被整除
+ t8 {% p3 P. p) p: X3 `! n: b
5 M' ?; [# j$ d/ C3 n電阻率的科學符號為 ρ 。
0 w7 @! k. L3 j9 E: {& D$ E" X  B1 e% I$ e+ `! W. `* m' w& `0 K# @
已知物體的電阻,可由電阻率ρ、長度 l 與截面面積 A 計算:
8 s6 r9 x, q! ]
% B# x1 x9 ?) u5 [( t) s% G3 _4 D R =  ρ  L/A
$ T- L) k" n7 m# s( E; j" X) M, u2 v, @. b3 e; h
電阻 R 單位為歐姆
" S! x* \7 Z+ Z, x1 N長度 l 單位為米 3 }3 W$ D0 z- I  }" V6 o% p
截面面積 A 單位為平方米 * P- l) e- X: I) y1 k
電阻率 ρ 單位為歐姆·米
4#
發表於 2009-5-13 10:05:39 | 只看該作者
可以看command file裡面的敘述 會有跟你講要蓋那些layer(在最上面 or 用找低)
* c; d9 v* N$ s: i+ S9 ]6 Z: n2 t或是看design rule 也有, g4 h- \$ b- Q& R* x% x$ N
, e: _$ S# E" Y8 [+ K5 f9 L6 @
我猜可能是少蓋了RPO  和 電阻的dummy層吧(RPDMY....等)" [: u& J' r. ?2 ]! s7 H
要自己讀一下唷. o# w5 ~( Y% S; B% J& K% j/ L0 {
3 {+ i3 M7 ~& v7 e% w$ K
希望能幫到你
5#
發表於 2009-5-19 17:37:20 | 只看該作者
LVS認不到,不一定是Layout錯誤* H% R1 ^" P7 R7 s" t& z2 ^
也有可能是command file寫錯
. m' S; R7 j' r: R% p  O看看command file裡element res[?]是如何定義2 ^0 D; e4 x2 ]' b
再回頭檢視Layout,這樣會比較快唷!
6#
發表於 2009-5-25 15:50:47 | 只看該作者
我猜也是少蓋dummy層
7 m& V, i( {) D- q查看一下command file
7#
發表於 2009-5-27 09:14:58 | 只看該作者
ex. n+ poly res W=1um  L=10um 0 n% M: O$ j' n, _& p( V+ z$ r
1.首先 劃一個 w=1um L=12um poly 矩形 再加上 n+ imp 覆蓋 整各 poly
: z" B0 L+ }  A* i9 I& W5 I2 T% q   即 poly  在 整個  n+ imp
% Q: N3 {' B) ^. F/ l" d2.再2端多出來ㄉ地方 加上 cont 和 metal 1 keep cont 間隔 10um( T& E; s: p( {
3.加上 RP_DMY 在cont 間 包附整個poly 即 RP_DMY w=1 um L=10um' r- c) h( F! I! j- M4 k
4.跑DRC LVS --- >完成
8 d3 @* q& H1 D. i$ F% I. \& t. f2 s通常會有 一個 layer 層用來 辨識 電阻 看你所用的 command file
$ v0 w% ~! {% r5 o9 W) r" Y有加 RP_DMY 的 poly 才會被當成電阻! Z1 d9 o4 h( M9 F0 {# y
而cont & metal 1  是用來當電阻2端的接點) ~5 U7 ~0 A' C+ c
接線用, 這樣看董ㄌ, 再去看講義,應該就能懂其他電阻的 lay 法ㄌ
8#
發表於 2009-6-1 14:10:23 | 只看該作者
應該Design rule都會有寫$ c$ Q' u5 s5 Q5 t5 ~/ B1 A, C6 K
然後你畫電阻的話要注意. {% }. J) p) z) c0 v
他LVS是從R_DMY所畫到的範圍來判定電阻值: l) ?5 r( ?) x5 G
電容的話你除了計算面電容還要考慮線電容  K! y: T  t1 P8 T+ F3 J* z# h
當然最後看你command file裡面誤差設定多少 如果是0的話很難畫到完全精準
9#
 樓主| 發表於 2010-5-24 01:55:27 | 只看該作者
感謝大家的回應,我直接用叫的了
! K$ `* x! t% B4 x5 l竟然忘了電容可以用叫的了
10#
發表於 2010-5-24 07:17:45 | 只看該作者
回復 9# e2000
) q- J! L; g( d/ R3 r8 W1 E; d8 f- C6 U( H8 `0 q0 f7 w1 A5 A
6 O, p  P1 P; c5 Z
    這樣你就學不到東西了....
11#
發表於 2015-10-9 10:06:30 | 只看該作者
要看design rule才知道要怎麼畫吧
12#
發表於 2021-4-28 20:44:09 | 只看該作者
需要更多這方面知識  感謝提供
13#
發表於 2021-8-23 17:12:57 | 只看該作者
感謝大大無私的分享!!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-10 03:40 PM , Processed in 0.179010 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表