Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 28605|回復: 12
打印 上一主題 下一主題

[問題求助] 請問layout電阻電容畫法

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-9 03:01:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
因為太新手無法看置頂的電阻電容畫法所以來求助,最近畫layout電阻試過了CIC所寫的三種電阻畫法,但是LVS就是找不到
5 T. c9 t0 _' v, L; l+ H+ N他就是poly,DIFF,NWELL三種,但是我照著話就是LVS不出來,有沒有高手能把電阻的畫法一步一步的解開呢?書上講義都是把已經畫好的電阻放上去然後用箭頭指著說這是poly,這是Nwell,但是有些重疊的部份根本不知道那是什麼東西之間的重疊,不然就是外圍用虛線包住一個蛇形狀的東西並露出兩個頭,但是就是沒有寫那兩個頭裡面是什麼組成的,外表看起來就像是NWELL包住蛇形POLY,但是照著跑根本就跑不出來,因為根本不知道蛇形poly上面有加上什麼東西,要不然就是標示著電阻標示層畫法需和command file配合,淡是到底要怎樣才能弄出電阻標示層還有如何配合command file?請高手幫小弟解題,感激不盡。7 T) c+ c. g! q- m. e/ M" X1 x
至於電容更是看不清楚了,一塊正方形然後一堆箭頭指向裡面說這是什麼什麼,但是根本不知道那是怎麼組合成的,也不知道哪塊要大哪塊要小...
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏3 分享分享 頂8 踩 分享分享
2#
發表於 2009-5-12 09:16:24 | 只看該作者
你要看製程廠的 rule file 他有寫 每家不同5 n& `0 r/ D( F! R5 W0 E
而畫的規格 W L 要看rd設計   
. w  c/ n- W2 r  A+ H像大電阻就是由一堆小電阻串連而成  怕失真
3#
發表於 2009-5-12 09:31:10 | 只看該作者
像POLY 電阻 , r$ M" Q% w* {  v$ e: ^2 K6 w
最基本的就是 電流 從 CONTACT 進去 POLY  另一端CONTACT 出來 要包其他層 要看製程和RD * l9 r6 c0 ~+ F2 o# _
$ n7 J/ c- J3 `
它跟電路學的 電阻公式一樣  越長L 電阻越大  越寬A電阻會被整除; n6 z3 I5 P0 {8 U4 B# z; d/ P

6 l/ r3 a! s7 T7 D7 ~9 C電阻率的科學符號為 ρ 。" L" H" j9 Y& e- z( E/ T
0 F: c3 S% x7 \
已知物體的電阻,可由電阻率ρ、長度 l 與截面面積 A 計算:
* t3 R6 I% o# ?8 k) \+ D0 W
7 _$ v- `+ o% F. X6 [% P- @ R =  ρ  L/A
  H# n4 j% N/ m" }* E2 [* @
( ~0 H' g( l) w0 U電阻 R 單位為歐姆 ) E+ y/ Y: y% w  j: n/ `
長度 l 單位為米
3 ~* b% Z# V  @9 W! d) a: ^3 O4 E截面面積 A 單位為平方米 / n- ~) i7 _0 ]2 |. \8 G
電阻率 ρ 單位為歐姆·米
4#
發表於 2009-5-13 10:05:39 | 只看該作者
可以看command file裡面的敘述 會有跟你講要蓋那些layer(在最上面 or 用找低): c- I/ b- B  m. n! {8 k
或是看design rule 也有' z" M+ g! _+ M' e" D$ Q; V! k

1 ]3 k% k& Q4 l' V我猜可能是少蓋了RPO  和 電阻的dummy層吧(RPDMY....等)8 l0 l# ]5 O7 x7 y2 ^  U4 l2 m
要自己讀一下唷: q9 q: j, f/ f( [8 f9 ?

$ |% D( d- Y6 S' l希望能幫到你
5#
發表於 2009-5-19 17:37:20 | 只看該作者
LVS認不到,不一定是Layout錯誤  B% ?& f6 L$ |  G9 p9 i+ {- z0 M& ]
也有可能是command file寫錯5 E2 g/ s( }+ T# \
看看command file裡element res[?]是如何定義$ H1 t+ Y$ G* m* S; Q; {3 X
再回頭檢視Layout,這樣會比較快唷!
6#
發表於 2009-5-25 15:50:47 | 只看該作者
我猜也是少蓋dummy層/ u7 o0 Q& L- B) E' L+ f
查看一下command file
7#
發表於 2009-5-27 09:14:58 | 只看該作者
ex. n+ poly res W=1um  L=10um 1 m* S+ W/ l6 C7 u5 P2 X6 ]
1.首先 劃一個 w=1um L=12um poly 矩形 再加上 n+ imp 覆蓋 整各 poly
2 x9 O! S; D; M8 `9 N/ M   即 poly  在 整個  n+ imp8 q" B4 o& K" U. J' n( e0 d1 K
2.再2端多出來ㄉ地方 加上 cont 和 metal 1 keep cont 間隔 10um
7 C: F# e$ r/ K5 r3.加上 RP_DMY 在cont 間 包附整個poly 即 RP_DMY w=1 um L=10um4 t& v, l# Y' E
4.跑DRC LVS --- >完成
: m0 p  v* W% x+ o/ u通常會有 一個 layer 層用來 辨識 電阻 看你所用的 command file
  @0 \& H0 T! m% i有加 RP_DMY 的 poly 才會被當成電阻
6 F9 W  ]2 |3 Z7 A  E: I而cont & metal 1  是用來當電阻2端的接點# G/ V& G6 l3 `  O0 K
接線用, 這樣看董ㄌ, 再去看講義,應該就能懂其他電阻的 lay 法ㄌ
8#
發表於 2009-6-1 14:10:23 | 只看該作者
應該Design rule都會有寫  D1 T0 V& T, j. v) z
然後你畫電阻的話要注意- b: h" |+ C0 o5 _; t
他LVS是從R_DMY所畫到的範圍來判定電阻值
. k# s& V  e1 ?電容的話你除了計算面電容還要考慮線電容
3 W7 t: N) \! d* R0 W) D, N* Z當然最後看你command file裡面誤差設定多少 如果是0的話很難畫到完全精準
9#
 樓主| 發表於 2010-5-24 01:55:27 | 只看該作者
感謝大家的回應,我直接用叫的了$ v5 t! z/ y! }! Z0 f, Q! n" A
竟然忘了電容可以用叫的了
10#
發表於 2010-5-24 07:17:45 | 只看該作者
回復 9# e2000 5 Z7 U) F/ z4 r& v0 s) s

& [4 i& j  \1 a9 I% d5 c7 ?
! L. U0 u8 `7 A& _6 h. [    這樣你就學不到東西了....
11#
發表於 2015-10-9 10:06:30 | 只看該作者
要看design rule才知道要怎麼畫吧
12#
發表於 2021-4-28 20:44:09 | 只看該作者
需要更多這方面知識  感謝提供
13#
發表於 2021-8-23 17:12:57 | 只看該作者
感謝大大無私的分享!!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-11 09:02 AM , Processed in 0.159009 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表