Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 28280|回復: 12
打印 上一主題 下一主題

[問題求助] 請問layout電阻電容畫法

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-9 03:01:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
因為太新手無法看置頂的電阻電容畫法所以來求助,最近畫layout電阻試過了CIC所寫的三種電阻畫法,但是LVS就是找不到& x; h+ z) [. `, R7 P' ~6 N6 l4 B/ R
他就是poly,DIFF,NWELL三種,但是我照著話就是LVS不出來,有沒有高手能把電阻的畫法一步一步的解開呢?書上講義都是把已經畫好的電阻放上去然後用箭頭指著說這是poly,這是Nwell,但是有些重疊的部份根本不知道那是什麼東西之間的重疊,不然就是外圍用虛線包住一個蛇形狀的東西並露出兩個頭,但是就是沒有寫那兩個頭裡面是什麼組成的,外表看起來就像是NWELL包住蛇形POLY,但是照著跑根本就跑不出來,因為根本不知道蛇形poly上面有加上什麼東西,要不然就是標示著電阻標示層畫法需和command file配合,淡是到底要怎樣才能弄出電阻標示層還有如何配合command file?請高手幫小弟解題,感激不盡。7 \* E* f$ z5 `/ v) u
至於電容更是看不清楚了,一塊正方形然後一堆箭頭指向裡面說這是什麼什麼,但是根本不知道那是怎麼組合成的,也不知道哪塊要大哪塊要小...
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏3 分享分享 頂8 踩 分享分享
2#
發表於 2009-5-12 09:16:24 | 只看該作者
你要看製程廠的 rule file 他有寫 每家不同
! b0 j) T# c3 G1 ]2 r# Y7 T9 Z$ H1 N而畫的規格 W L 要看rd設計   : g% p0 t, L/ j& D
像大電阻就是由一堆小電阻串連而成  怕失真
3#
發表於 2009-5-12 09:31:10 | 只看該作者
像POLY 電阻 ! s3 A4 {# |- `
最基本的就是 電流 從 CONTACT 進去 POLY  另一端CONTACT 出來 要包其他層 要看製程和RD 5 X8 w! M: s$ u7 `# Z- |0 t

) h- L+ N8 \; x/ k# @. [, M8 N它跟電路學的 電阻公式一樣  越長L 電阻越大  越寬A電阻會被整除: c6 ~. f' F$ b, Z+ X5 g5 d
, J+ t0 }# P  [2 p* B
電阻率的科學符號為 ρ 。7 b7 ~* V  q) ^% }' U
5 t1 ~* _5 n, w
已知物體的電阻,可由電阻率ρ、長度 l 與截面面積 A 計算:
5 e$ o  X. t' Z- _  X; A' t& j
  e8 z8 S' z# t5 d, y4 V4 D/ P R =  ρ  L/A- ^" ^: ?) a& v$ ]8 V
$ V8 ~4 F6 o  ^1 G
電阻 R 單位為歐姆
4 o, z; |' v8 E5 g6 m. W長度 l 單位為米 ; @$ T$ e- [# E8 I+ `# H/ r! Y
截面面積 A 單位為平方米
( Y% e  L$ [8 @7 L) ~/ K% O8 V電阻率 ρ 單位為歐姆·米
4#
發表於 2009-5-13 10:05:39 | 只看該作者
可以看command file裡面的敘述 會有跟你講要蓋那些layer(在最上面 or 用找低)
: q2 X! j8 J0 S或是看design rule 也有
5 `( f, H# \1 g5 |  d! a
: b# H  h1 t4 f+ Z* D0 O, S) t1 Y5 Q( o5 z我猜可能是少蓋了RPO  和 電阻的dummy層吧(RPDMY....等)
+ N3 q+ E6 C% n: j$ C: R: [要自己讀一下唷' l5 o1 [; A5 |3 C/ |7 o4 q

" U% D# j, P2 R5 h5 k0 D8 V希望能幫到你
5#
發表於 2009-5-19 17:37:20 | 只看該作者
LVS認不到,不一定是Layout錯誤; P" P% f# F" Q4 c
也有可能是command file寫錯) d- k  b9 X' k, {# ^* g3 Y. o
看看command file裡element res[?]是如何定義
6 G5 H5 Q% T: X再回頭檢視Layout,這樣會比較快唷!
6#
發表於 2009-5-25 15:50:47 | 只看該作者
我猜也是少蓋dummy層
. ]! n6 q# k% `+ n2 X" r1 @* N+ Y查看一下command file
7#
發表於 2009-5-27 09:14:58 | 只看該作者
ex. n+ poly res W=1um  L=10um " F/ y3 t& w7 N' @
1.首先 劃一個 w=1um L=12um poly 矩形 再加上 n+ imp 覆蓋 整各 poly
, G9 \5 P: [+ E6 ~0 j5 \: _- |   即 poly  在 整個  n+ imp
: s3 C0 w) \; ~3 ?2.再2端多出來ㄉ地方 加上 cont 和 metal 1 keep cont 間隔 10um
$ X5 b2 s! t! O9 g3.加上 RP_DMY 在cont 間 包附整個poly 即 RP_DMY w=1 um L=10um
5 h. @# D2 |3 ?8 M& p4.跑DRC LVS --- >完成
$ B; O: d" ~6 }! }6 |+ H) J4 ]通常會有 一個 layer 層用來 辨識 電阻 看你所用的 command file% A1 c& Q9 F9 k0 s: J. V7 p9 ~. ~  r
有加 RP_DMY 的 poly 才會被當成電阻1 S6 e, R: b7 G" Y- R1 C  n
而cont & metal 1  是用來當電阻2端的接點% [  [: e3 e# {0 U# Y
接線用, 這樣看董ㄌ, 再去看講義,應該就能懂其他電阻的 lay 法ㄌ
8#
發表於 2009-6-1 14:10:23 | 只看該作者
應該Design rule都會有寫1 \& ~, }$ K: r( J. j* P
然後你畫電阻的話要注意' l/ X# ?. [( V& ]# N2 D5 D
他LVS是從R_DMY所畫到的範圍來判定電阻值- [$ B; q5 k8 \* I- {
電容的話你除了計算面電容還要考慮線電容( `' D# j: x/ X+ i, t$ t
當然最後看你command file裡面誤差設定多少 如果是0的話很難畫到完全精準
9#
 樓主| 發表於 2010-5-24 01:55:27 | 只看該作者
感謝大家的回應,我直接用叫的了
1 v. d8 m5 `' s8 J$ `& f竟然忘了電容可以用叫的了
10#
發表於 2010-5-24 07:17:45 | 只看該作者
回復 9# e2000
) E  x7 y# \; z$ i
2 e. X+ b5 j' V- X4 [$ U* q: d* [
    這樣你就學不到東西了....
11#
發表於 2015-10-9 10:06:30 | 只看該作者
要看design rule才知道要怎麼畫吧
12#
發表於 2021-4-28 20:44:09 | 只看該作者
需要更多這方面知識  感謝提供
13#
發表於 2021-8-23 17:12:57 | 只看該作者
感謝大大無私的分享!!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-6 01:10 PM , Processed in 0.173010 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表