我想請問高壓Cell的一些問題

a223152209

我最近在看我們公司的Techology File 時(因為我沒畫過高壓元件) 發覺高壓的rule和正常的元件有所差別  高壓的比正常的還大  我的問題是
請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
另一個問題是  為什麼Techology File 裡面有寫到{  on  off  on  off  } {LB}}  LB我定義為NPLUS   我知道這表示{  左  上  右  下  }  我試過  如果把左改成off  那在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再畫layout十有什麼差別呢
請各位前輩或者知道的人幫我解答  非常感激

jianping

THE  LAYOUT DEVICE OF HV , 有Asymmetric及symmetric兩種,如果symmetric的DEVICE就沒有 S及D端差別.

wiwi111

在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再畫layout十有什麼差別呢??
1 `9 G2 K  A4 f: C3 ~, @
0 |1 a3 J' ]% f9 C; X* z差別是如果你是off 狀態,則你要用到這pattern時會無法顯示,當然你要tape out 的gds file
1 }2 R) i& `- [便不會正確,到時designer debug後是layout 的錯,那你可能就得準備換公司了,這是layout
( N0 I- X' T/ [$ I/ b人員最不可犯的錯誤...................

skeepy

補充:要劃HV DEVICE建議把DESIGN RULE熟讀,特別是CROSS SECTION
+ T0 Z8 U6 c, l/ }* B4 b% n要能看懂,這樣在劃CELL時比較不會弄錯,有CELL LIBRARY的話更好.

skyboy

原帖由 skeepy 於 2007-7-10 05:05 PM 發表
/ i- M$ ]/ J/ M- M8 n8 D補充:要劃HV DEVICE建議把DESIGN RULE熟讀,特別是CROSS SECTION
要能看懂,這樣在劃CELL時比較不會弄錯,有CELL LIBRARY的話更好.

0 G4 d+ q, ]) v$ U' Q% V; N
# o# Q3 }- a. @小弟也補充一點慘痛經驗...
8 S/ @( h9 N& U! g如果公司是第一次做, 有任何不確定的地方一定要問 designer, 如果 designer 也不很確定,
那一定要問 foundry....甚至是 layout 好了請 foundry 的人看一下....

等到 T/O 了才要東補西補都是很痛苦的事情....

spyang1119

同意~design rule K熟,就算tf & command file & foundry device有誤,layout都絕對不會錯

jauylmz

>>請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
3 o$ M' _/ S7 w& U5 P' e8 wAns : 通常Asymmetric 的MOS 大邊是 Drain 小邊是 Source ，那你的輪入端應該是指Drain吧
- ^. E; w5 A, h7 M( j5 b' ^
>>另一個問題是  為什麼Techology File 裡面有寫到{  on  off  on  off  } {LB}}  LB我定義為NPLUS   我知道
  z- M( a2 s6 ^0 X; ~    這表示{  左  上  右  下  }
$ D5 c3 u9 A" n- XAns: 看你這樣寫很像是Laker TF 的 Format ,如果是，那它並不是你所說的 {左上右下} 的關係喔。
9 A9 H% g$ Z7 T5 d2 c. E        這點要注意。Laker Manual 上寫到那是 Repeat Pattern !!  請看附圖
        { on  off   on  off  } 是對應到下面的 區域  後面就重複了，所以叫做 Repeat Pattern
        { OD Poly OD Poly }   
" @( t: N* F" s, y        {  1    2     3    4   }       在有 on 的 區域就會產生出你的 LB =>  Npuls layer
2 `( Y+ g! D$ e
  c# E& {$ L6 i$ G>>我試過  如果把左改成off  那在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再
4 v' K6 ^$ |4 h5 e    畫layout十有什麼差別呢
Ans: 你如果選擇 off 的話，那在Create 這個Device時，他就不會產生Layer 在相對應的區域了。

m851055

原帖由 jauylmz 於 2007-7-17 09:16 AM 發表
>>請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
Ans : 通常Asymmetric 的MOS 大邊是 Drain 小邊是 Source ，那你的輪入端應該是指Drain吧
+ v: k5 p, |5 a3 Q) ~& b# J5 j$ ?
>>另一個問題是  為什麼Techol ...

( o1 l; e" ]& o! e8 h6 G) P6 T


; [. N6 }7 I/ g4 `
此圖設計是耐壓到16左右的設計，一般都用symmetric設計，很少使用asymmetric設計，除非空間不足。
7 n0 v& t+ w& I5 I9 w在25V左右之耐壓一般又是另一種設計方法，有deep Nwell layer，相關layer約為16-18層。