|
台積電設計建構行銷處資深處長Suk Lee 表示:「藉由創新來實現最佳的新製程技術,一直是台積電與新思科技長期合作的重點。而為了因應3D電晶體的複雜性(complexity),我們提前布局並擴大與新思科技的合作,以發揮FinFET技術的價值。有了通過台積電認證設計自動化工具,雙方的客戶便可充分利用FinFET技術。」
* g8 t5 i( A1 E# ]2 D+ T( n" C" i u# U9 y/ R) l- B" F0 h
新思科技設計事業群產品行銷副總裁Bijan Kiani表示:「針對N16 FinFET製程開發的Galaxy設計平台V1.0認證是台積電與新思科技在創新技術上合作的成果。我們與台積電以及許多共同客戶一起合作,開發出完整、有效率以及經過驗證的流程(flow),讓設計人員能充分利用FinFET技術,開發出最先進的設計。」 0 j0 g/ T, ^# x- I9 h- j
& o. n) \% j+ j關於台積電N16 V1.0認證解決方案
8 ?& a ~5 y) [9 m, l& f. S, {5 g) k: a, |7 t0 [% K2 V. H
新思科技Galaxy™設計平台提供支援台積電16奈米FinFET製程的工具與方法論,包括:
; J5 d9 J- T1 M
# B, L" _% ?: f" d! Z! M· IC Compiler:先進技術支援16奈米FinFET量化規則(quantized rule)、FinFET格線置放規則(grid rule)以及先進的優化方法論,包括PBA與 GBA時序關聯及低電壓保持時間(hold time)校正,以達最佳效能、功耗及面積。
2 N, u3 k) T* {% m/ Z- p% w e
! S) T+ s3 K% [+ B8 b· IC Validator:利用DRC及DPT規則檢查(rule compliance check),檢驗FinFET參數,包括邊界(fin boundary)規則和expanding dummy cells。
) h q; ]- K! P4 ^: ]
& n1 H' C5 X$ w& K" H0 o· PrimeTime:先進波形傳播(waveform-propagation)的延遲計算(delay calculation),提供FinFET製程所需的絕佳STA簽核(signoff)正確性。9 \0 F3 W9 T4 E0 I5 e7 D0 r
I, a E0 Z+ V7 g" E, b· StarRC:首創使用FinFET「實際剖繪資訊(real profile)」,為正確的電晶體層級(transistor-level)分析,提供最準確的MEOL(middle-end-of-line) 寄生元件參數擷取(parasitic extraction)。8 y' s% G+ E; x1 _: c) U
( I. O% m8 F! G3 Q· HSPICE、 CustomSim 和FineSim:針對最新FinFET設計進行的FinFET裝置建模(device modeling)及精確電路模擬。此外,CustomSim具備新的電子遷移效應(electromigration)和IR電壓降(IR-drop)分析。4 n. D* s- F+ @
( Y% b9 G* Q) x1 N( I2 P
· Laker:支援複雜的FinFET鄰接規則(abutment rules)、雙重曝光(double-patterning)、MEOL中段層和其他先進節點的設計要求。 |
|