spectreverilog mixed-signal仿真问题

enjoymartin

各位：现做mixed-signal仿真，使用的工具为spectreverilog,随便做一一个电路，现在报以下错误，不知道是怎么回事，望各位指点：
" n! ~7 X: k. \( w" _5 X( s# s) z" g该错误是在做以下操作时显示：Mixed-signal/Display Partition/All Active
error: failed to partition the design.
# S; D9 R8 Y4 A, G* ^         ......unsuccessful.
error: cannot create and partition the design.
) ^# }& R, O8 |# X" B; r; h: d' Xerror: must fix design errors before netlisting.

* K' ~1 i7 c& T( GPS:在做混合信号仿真时，需要注意些什么？有什么比较实用的资料可以参考，多谢！