請問lay完一套cell library要如何產生.lib資訊？

sunnyodi

如題，請問各位版友，目前公司自己建完一套stdandard cell library
因為是自己設計的線路和layout，所以公司希望能夠轉出Designer所需的.lib檔
來提供Designer做Pre Simulation！
3 x. E1 \/ {0 S**************************************************************
& b( A' i+ |0 ]% R8 }# A0 S. R目前由網路上查到2012年CIC提供的資料，有一套Synopsys提供的Liberty NCX
5 L9 d9 J* j- ^% }* j! k+ Y似乎可以簡單有效的產出.lib檔案！
看了這份資料後還是不太懂，以現在只有layout圖和spice檔案來說
# X* z  H/ w7 g. V不確定到底產生的過程還需要哪些檔案？
) ?: j  ?5 }) b" x* d
1 p3 m, V; W1 X5 g文中提到所需的檔案有
1)Model file  ==>  請Digtal Designer提供原始cell的model？
2)Cell netlist  ==>  是指現在驗證LVS時所使用的spice檔案？
$ r; a, W' c6 i8 l+ y+ f3)Input library  ==>  gds？還是該製程原廠提供的.lib？
+ j& o) {/ s  r4)Template files[非必要？]
※因小弟權限太低，所以無法附上連結，請google→"Synopsys Liberty NCX"
**************************************************************
/ ^8 A, @$ \) C. z請版上各位版友協助，感激不盡！

tlhuang168

大大分享
9 R2 P7 P: m1 V' i真是太感謝了