|
|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 % z9 `9 \9 V: _6 u) s
![]()
$ c/ [2 y$ ~4 c/ J5 a9 a' G- o8 m) f恩~問到樓主我是甚麼學校?這個嘛！
( O0 |0 r: m* h/ s K8 @不是台成清交，也不是中字輩，更不是科字輩，: W" p- n- c' e5 a4 e# T$ `! {2 Z
小小的私立學校，就不方便透露了，4 [. k4 e+ z. o- M
大家可以私底下交流。
' e! h2 S8 w$ |6 R0 ~2 @3 A畢竟還是在學習中。
$ Q3 `+ ]' S2 `" JPO上自己layout的一小部分，也請大家多指導，該如 ...
6 i- L3 j9 O, Y( J) z- Y
跟您說一下這樣畫的一些問題，希望能讓您進決賽時有幫助(去年我評分被扣的地方)- G3 q" Y+ C) u
1.mos的等方向性...意思就是指如果mos都是放直的，全部的mos都要放直的，反之亦然，看您右上角的mos似手與其他mos的方向不一致
6 W% C m* w; `* C; v+ O! R( z2.不管是畫被動元件或是主動元件，都記得要補dummy mos 以及圍guard ring 非常重要...9 K, A9 W; W9 F2 Z0 Q7 S4 M
3.避免過長的走線，線跟線中間在規畫時，盡量能夠讓訊號線包在gnd 或是vdd之間4 \/ k: N& M# c& ^. V
最後，版上有人有分享矽拓的layout 講義，那份講義蠻棒的，建議去找來看看
& Q1 c# ^5 t& ?% M! g5 C我今年也有比...不過沒交XD...所以沒有進, @( j7 O3 U/ s
分享一下我畫的rdelay$ d, E: C: Q7 r1 ^. h
空間沒有利用得很好，左右留白是想在畫top的時候可以補其他元件進來，或是補gnd.../ y. F, Z( q* C! `4 s( m
![]() 7 _( M% a$ f9 _8 Y% w
' h: O3 q8 A, Y$ S! ~& [+ N B$ n1 O
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|
[複製鏈接]
IP卡
狗仔卡
發表於 2008-4-27 22:14:45
顯身卡
