|
|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 , e$ k: r8 |# H+ H
![]()
+ G ?) }$ U2 V$ u3 S6 R7 d1 A恩~問到樓主我是甚麼學校?這個嘛！
% V- }. k' h" H- P1 }9 \不是台成清交，也不是中字輩，更不是科字輩，
0 F# y( J' R) n2 u( p V8 n$ H小小的私立學校，就不方便透露了，
6 H3 M5 \0 c0 @- \大家可以私底下交流。
# }- x4 S: _& H2 @畢竟還是在學習中。
# q( F; Z' j n2 H: M4 [$ pPO上自己layout的一小部分，也請大家多指導，該如 ...
5 r! W2 f+ v4 `0 R5 `3 d5 J' W. `: h2 ?% }5 {- c4 p% f
跟您說一下這樣畫的一些問題，希望能讓您進決賽時有幫助(去年我評分被扣的地方)( I1 @4 L& d8 d4 h+ I) |/ t4 b
1.mos的等方向性...意思就是指如果mos都是放直的，全部的mos都要放直的，反之亦然，看您右上角的mos似手與其他mos的方向不一致
8 L/ w/ j8 D/ F D. T0 h3 [% t+ d* B2.不管是畫被動元件或是主動元件，都記得要補dummy mos 以及圍guard ring 非常重要...
4 _; c" y: g4 }1 n3.避免過長的走線，線跟線中間在規畫時，盡量能夠讓訊號線包在gnd 或是vdd之間2 ?% Y: Q7 C9 q, Y T5 Z" Z4 ~+ K; H
最後，版上有人有分享矽拓的layout 講義，那份講義蠻棒的，建議去找來看看0 w1 y3 l7 u# t" }! t
我今年也有比...不過沒交XD...所以沒有進5 ?0 `- Y1 G: Z) I$ f0 U
分享一下我畫的rdelay; T% a- u Y1 q. s* z2 Q
空間沒有利用得很好，左右留白是想在畫top的時候可以補其他元件進來，或是補gnd...
2 b, ^3 D1 g- h$ D: a" R![]()
/ A+ A4 h% S0 G# f+ ^! ~7 G8 [) j, Z5 b& M% o! E0 B- t
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|
[複製鏈接]
IP卡
狗仔卡
發表於 2008-4-27 22:14:45
顯身卡
