|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表
2 ?0 P% V# L- a9 Y/ r8 E, c. T
恩~問到樓主我是甚麼學校?這個嘛!# d& O, @/ _4 ^0 n1 }; `4 Z! D1 ?
不是台成清交,也不是中字輩,更不是科字輩, p, A3 f8 @, \- D+ e1 N, Y6 \
小小的私立學校,就不方便透露了,3 q% X+ Q# s3 x3 C( q4 \: e# ^$ t
大家可以私底下交流。
. N" K- M" O# t1 f畢竟還是在學習中。
1 P# p9 U5 H2 Z! ^! mPO上自己layout的一小部分,也請大家多指導,該如 ...
! r1 W4 x" u( q+ N5 u
( L4 Q* g. }! x+ Q' `跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)% [1 l9 o6 i8 U) H2 X* `" a
1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致
2 ~7 Z3 }+ n& n! L2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...7 k0 k; C+ r( s* K& k; e- J
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間; j8 N: S$ E$ U
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看3 \6 u! [+ J7 F0 V
我今年也有比...不過沒交XD...所以沒有進3 x6 O8 e g8 D- n
分享一下我畫的rdelay' G `7 i$ v V
空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
# x4 k7 ~4 U: y/ q% w4 A) l4 K
# C& v+ @% W/ J) ~ a! ] p. Q5 X2 A9 ~
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|