|
我是數學系畢業的, 於民國90年轉入IC設計,. P" M! Y9 W" E" E
撰寫Verilog確實不難, 大約半年就可出師了,
! T5 e$ p& _: U3 _/ n6 `又加上有FPGA可以驗證, 所以出錯的機率著實不高,
% v/ l: }! o1 I }- Z6 M但那只能說function work, 要達到量產, 還有一段距離,
$ k5 v# q" x- N1 W. W5 z7 z以下是我經驗:3 ?! G' a1 ^* {4 U+ D
1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,
+ H- k( r2 w4 t6 a 最難的就是analog與digital interface,
" u/ o8 f$ [ M 常常就是analog simulation ok, digital用FPGA verification也ok,
8 t- y" W) Z* x0 L7 W% S; M 但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.3 b0 n9 q9 I/ f! w( M
2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,# g; w) {. D6 D) H
但要怎麼把die size縮小, 那就是一門學問了.- ]1 m0 q3 P# }& a+ G
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,! t" q% K( r7 r: k* j
但要怎麼把測試的覆蓋率提高, 又是個挑戰.
$ H+ T, m( G3 k% _0 c" y' J% w. q4. 另外, 還有一個重要的課題...EMC,5 t! h; a/ q6 I: D1 f5 V3 p
這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.
7 A2 h9 Y3 ?. w$ ]2 x. H* u5. 最後, 雖然有tool能修改code降低power consumption,' [! K: ]2 ~. s
但不注意對正常function有時會影響到, 所以需要一些經驗值.
8 z( ?: o. `9 ?, O以上就是我的看法, 給大家參考. |
|