|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表
- }8 c' u* u% W" m& u9 j V, g! Y, F2 m) p2 ^9 P2 |- F7 ]
恩~問到樓主我是甚麼學校?這個嘛!
8 x" L' D; t1 Q9 g不是台成清交,也不是中字輩,更不是科字輩,) }9 J+ H# f5 W9 |. S4 e
小小的私立學校,就不方便透露了,/ Q% Q: |4 v; y; L& ?
大家可以私底下交流。) J, A7 m# [5 _% Z
畢竟還是在學習中。
; ^( P# q1 d' g+ D0 Q( XPO上自己layout的一小部分,也請大家多指導,該如 ...
6 ?$ J, B; `( y6 D* @9 z- e
! X0 P1 I& f4 S. U9 b$ X. k/ ?+ x跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)
& U$ I' R( r4 `+ w0 x @6 S1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致. U5 n9 t4 o" M) X% F
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...
% ^7 j# O& u; G& o/ I$ c* [" [3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間
6 H1 ^2 M* |9 {$ `5 o最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看
1 t0 ^1 L3 u" x" P$ |我今年也有比...不過沒交XD...所以沒有進5 a4 C, Y" U' B7 J, b
分享一下我畫的rdelay
b2 c/ T9 d) Q7 n0 \# q! M空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...4 m b, Q& ?1 _) D( _- Y
9 M9 r' [5 Z! A/ I1 Q- U i
' C0 q& H% {7 ^) \+ A% {& F[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|