Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 18049|回復: 13
打印 上一主題 下一主題

[問題求助] 现代的高压ESD

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-5-30 22:24:52 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
最近要用到现代的高压ESD,有谁可以提供一些参考吗?/ l$ h+ E6 S1 {0 ?
因为现代那边没有提供高压的ESD rule,自己画的时候不太敢随便画,,) M* X+ ]" p' Z' Y* G
希望有经验的前辈能给点建议,大致的rule可以建议一下吗?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
14#
發表於 2012-7-12 12:16:35 | 只看該作者
学习学习!!!!!!!
13#
發表於 2011-7-19 12:30:31 | 只看該作者
L為最小的通道長度,一般而言,通道長度愈小,靜電放電防護電晶體的耐受度愈小。增大通道長度可使靜電放電耐受度提高。但是必須同時增大防護電晶體的寬度。如此一來便會使佈局面積增大而使成本增加。
12#
發表於 2009-8-5 19:50:29 | 只看該作者
原帖由 sjhor 於 2007-6-1 08:56 AM 發表
6 P0 v* v6 c; s; M* K! b10V/per 1um width

8 N. }6 t5 @2 @5 I3 Y5 r. S8 u( ]
0 `8 H+ ~+ D7 J! C& d这个值是怎么来的呢?
11#
發表於 2008-10-23 12:23:46 | 只看該作者
如果是高壓的FDMOS,難度更高!因為這種device天生不利ESD.
10#
發表於 2008-10-23 09:35:29 | 只看該作者
原帖由 sjhor 於 2007-6-1 08:56 AM 發表 " O6 j0 h' c% l7 Z2 P2 j3 z
其實用普通的 CMOS ESD protection 就可以唷!!
. V# v! v, S; \9 i( T7 }PMOS/NMOS 的 diode 就可以了! 10V/per 1um width 應該就可以約列算出你所需要的 size!!
# G5 q: I% {. M+ ]1 v; \& k5 n再加上 VDD/GND 的 ESD Clamp circuit 應該就可以了!!
. Q+ U) ~4 s6 `  Y) F不過  大部分的人 PM ...
& g$ e3 T2 G/ b+ G6 O

, [# t) W! W! V& X"10V/per 1um width "有疑义,因为比如W=300um,L=0.5um与L=0.35um应该有很大差别吧!
9#
發表於 2007-12-11 19:54:31 | 只看該作者
多謝!
- z0 [; V& N! d# l4 J9 E: b. O7 q謝謝版主了,又了解了新知識了呢!3 P- [. N/ X1 V0 J* @
扫扫盲,呵呵。
8#
 樓主| 發表於 2007-8-22 21:52:22 | 只看該作者

谢谢

谢谢大家的热心答复
5 d! }" k6 t) K: B$ O4 C嗬嗬,我在题目里有标说是现代的哦,
3 {4 K6 K& h  J* P其实有时候代工厂可能没有你现在要用工艺的esd rule,+ U/ t6 b8 S. ?& J& `
所以这个时候就只能凭经验来画了
7#
發表於 2007-8-1 21:18:44 | 只看該作者
一般代工廠都有ESD rules,只要照話就好了,或是請帶工廠提供也可以。
& ?. @& T( \! ?+ ]. h( `4 K+ n9 d
source contact 照rules話就可以了,drain contact 一般約為source contact 3-5倍不等。
( `) S& t4 B6 I0 c! _. \) [& k! c8 ~0 E
pick up 與guard ring之diffusion約為4um,pitch 一般10-20 um 不等,以上為一般之經驗,詳細需參考foundary之 design
' D: Y4 W" @1 ]0 m! mguide。
6#
發表於 2007-6-7 18:29:08 | 只看該作者

回復 #5 amanda_2008 的帖子

請您先告知大家,您要下的fab是哪家,什麼製程(process),這樣才好回答您。) s2 S: B8 N4 O$ e1 h
每家的參數數值都不太一樣。/ m0 N! m! r+ {  @, m, k

. {' H' B4 J. p1 L; b6 r如果您手邊有該家fab的design rule manual, 裡頭應該會有ESD design rule。
5#
 樓主| 發表於 2007-6-1 13:57:40 | 只看該作者

感謝

呵呵,謝謝版主同志,
& P6 F  P6 z! L; @不過不同的工藝,我是怕ESD的rule待會不滿足,+ T7 f* R$ _4 b9 L3 x! ], l1 t1 @# G
比如説D端contact到gate poly的距離大致怎麽來決定,: }' |. u1 {. D* Q* h: H5 z
D端或者S端到guard ring 的距離我又大致可以設為多少呢?
& [7 T/ {: U2 W0 x$ n雙層guard ring之間的pitch又是多少,然後guard ring的diff的寬度要多少呢?
* n% f. c5 l2 d版主同志,麻煩你再告訴我一下哦
4#
發表於 2007-6-1 08:56:07 | 只看該作者
其實用普通的 CMOS ESD protection 就可以唷!!' @$ V6 W) L: {% O8 z- V
PMOS/NMOS 的 diode 就可以了! 10V/per 1um width 應該就可以約列算出你所需要的 size!!7 x/ Y9 S2 A' P5 A
再加上 VDD/GND 的 ESD Clamp circuit 應該就可以了!!, @; C5 R& g5 j0 j( z7 p
不過  大部分的人 PMOS/NMOS 的 size >=300Um,  以3KV來設計比較好唷!!
3#
 樓主| 發表於 2007-5-31 14:14:43 | 只看該作者

.........

我想先問一下阿,平常的工作電壓是20v,那對於ESD的畫法應該也會有差吧?
; z7 x  X- X  F- D我的高壓是指芯片平時工作時的電壓是20v,而ESD的承載電壓,
* s/ M$ Z. o% O; U# ]: a4 t是HBM2KV,MM200v,
6 t  A& B. Q& ?8 d: ^如果能給我一個答復,我感激涕零,
5 b1 ]$ M1 L8 w7 Z4 P但是不好意思,沒有米米的回報,因爲我的已經是負的了

評分

參與人數 1Chipcoin +2 收起 理由
sjhor + 2 沒關西!!歡迎發問!!

查看全部評分

2#
發表於 2007-5-31 08:22:21 | 只看該作者
可以請問一下你所指的高壓ESD 是幾KV阿  T& t( a$ o; z" d5 U0 A
可以盡量寫清楚嗎...感謝
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-9-22 09:06 AM , Processed in 0.189011 second(s), 22 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表