PLL鎖相電路要怎麼layout...想請教各位前輩大大 謝謝

kez366

新手拿到一份PLL鎖相電路,怎麼著手進行layout工作呢? 我一點頭緒也沒有 ....想請教各位前輩   謝謝
( z8 e: u" f: D  P1 R- T! l# @) h有什麼細節要注意..或是怎麼layout法...可以讓我縮短時間提早完成PLL... 要在20天內完成有可能?

shaq

這份是我在網路上找到的文件，給您參考
; w/ |8 d+ h) `. E/ B1 Z: O
7 R+ f; G  ~. [5 r

遊客，如果您要查看本帖隱藏內容請回復

finster

PLL的設計者應該會給一份floor plan吧
4 s$ }9 t9 C- X. i' u$ s" ^如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責
; I! @* A0 q, O4 j3 a' h9 A4 v0 z
給你幾點我以前交給layout的PLL的擺放位置
0 R7 S+ [8 ]# f6 P& p首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
: W1 y/ H& m1 L% y7 D而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block
接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接
4 t2 B% V/ ~6 V& j% O5 S; d9 K再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...
, {; g1 o% k% O) `  c, Y

遊客，如果您要查看本帖隱藏內容請回復

super

這一份文件真的很不錯謝謝大大分享~~
還有觀念 理論的講解

eddieshih

正需要有關這方面的資料....
3 M, U* \/ D) n- F" V8 K6 c0 c) u6 w謝謝您的分享,下載回來看看!!

phil1801

感謝大大這樣熱情分享資訊, 這個真的是佛心來的嘛 ...... 非常謝謝

qaz123wsx

感謝分享資料,下載回來看看! Thanks!

hikaru219

真是受益良多~~
: [6 L5 U! F6 N' p5 S0 n0 c感謝大大們的經驗分享~~
1 [3 k* J. \% y) v- x而且也回答的很詳細
數位跟類比的區別也有講到
很受用

kanoson

受益良多︿︿
2 W/ P" H* V' d  K4 `有些是小弟沒有考量過的
感謝分享資料, Thanks!

libra3333

好東西唷，感謝分享.......................................

a090426657

剛好我也需要但點看不太懂慘..
! {- {" p! D7 m
謝謝分享

johnnyck33

感謝大大無私分享~~謝大大分享

f86008

感謝無私的分享~~謝謝分享　~~謝謝分享
感謝無私的分享~~謝謝分享　~~謝謝分享

daidai

感動ㄋ！                             
; a, y: Y( R. P- }* R( O謝謝大大無私分享！！

mjubgt

感謝 "finster" & "shaq" 的分享, 感恩唷.

tzungyuan

兩位大大對PLL瞭解甚深，
感謝您們的分享，讓我增長見聞。

bearlin5772

感謝shaq大大的分享,這份文件太棒了,讓我對PLL更加了解

282401

非常感謝大大的分享
下載看內容
+ ?2 i/ V: R2 c: @  r. R增進知識
" M2 D; V: I- d  X* G% P* @感謝大大喔
有你的分享
+ ]5 H) Y9 K5 Z( e0 L造就大家喔

u9513349

雖然目前我還在劃數位電路~
5 w$ I& m; e- l6 i. o
  ]# G5 {0 S) F9 x  r9 W5 X0 ~不過多學我知道會對自己有用的~

謝謝大大所提供的資料^^

kwfy

有關PLL電路還在學習當中，這真的是很實用的data~~~~謝謝大大分享~~~~