|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 % n: Y: a* I2 [: i9 K. R! a
+ w6 n" V$ Z" C
恩~問到樓主我是甚麼學校?這個嘛!
- b2 Y( j3 k. r; D2 c不是台成清交,也不是中字輩,更不是科字輩,! n! w$ q) @& l% M t
小小的私立學校,就不方便透露了,
9 y5 m5 N1 j* t9 n0 F/ r大家可以私底下交流。0 `" I0 H9 @% [, a7 F) d( V
畢竟還是在學習中。& C/ s3 Q1 a4 T- d" B
PO上自己layout的一小部分,也請大家多指導,該如 ... 9 m9 G! S0 w$ {6 `' t
) a- N6 J/ C; ~8 v2 z
跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)
3 J3 z1 f4 g# H* n4 t! Q0 K1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致
0 x8 f( B6 n8 b2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...
8 ?; B8 D6 Y! B7 S3 m3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間4 z6 Y- k3 f! C2 C# N6 a# x
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看
8 G8 w' X8 Q' \" y$ A我今年也有比...不過沒交XD...所以沒有進5 I( e; Q9 u/ K7 H, p4 x
分享一下我畫的rdelay
- q/ S# w4 l3 w空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd.../ r, H, x! w* ?# u+ Q- g7 R
& C/ ^7 {0 f7 o' T! c" h* j Y- M
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|