Sansen讀書會...

賴永諭

slide 154
A gain of 1000 is expected.
=>應該是 A gain of 100 is expected.

賴永諭

Slide1524:
Slide 0128 Vout/ic=1/2gm3ro1

, R+ v% s2 i* j5 J/ _8 H/ u補充內容 (2019-1-8 11:06 AM):
Slide1524: iout/ic=1/2gm3ro1
- g8 G) y' P$ M) e
補充內容 (2019-1-8 11:08 AM):
Slide1525: iout/Vinc=1/RB*1/2gm3ro1

賴永諭

Slide 1312:
4 C- G- X9 b1 E$ w3 S7 b9 m9 c1 PInput shunt: Current mixing輸入電阻變小
Input series: Voltage mixing輸入電阻變大
Output shunt: Voltage sampling輸出電阻變小
Output series: Current sampling輸出電阻變大

賴永諭

slide 0731
! a( ?& z0 f& r8 ]8 \( e6 M需要4各bias 點~

4 g' ]' F# |5 Z' z- [1 Iside 0732
* B2 |0 D/ W9 B* m只需要3各bias 點~
2 k8 G9 t# n8 H! ]- o; K# \M2 D 端的極點比slide更遠

賴永諭

slide 097
* s- p2 U2 h; y# f! v  @3 M: [It is the output gm3 divided by the load capacitance CL. It is normally set at two to three times the GBW
depending on the phase margin required.
=> 更正
It is the output gm2 divided by the load capacitance CL. It is normally set at two to three times the GBW
4 P+ R) [) t$ S- \5 |3 ddepending on the phase margin required.

賴永諭

賴永諭 發表於 2010-7-13 03:49 PM
& |% E/ p5 b6 [回復 32# tuza2000

& F" s! n* T+ u9 K上面說明有誤～
/ z4 G1 n2 D$ G0 a# x. s' h1 I實際上左邊diode connect pmos gate 與右邊M6相接

賴永諭

Slide 0346: Input M2 base, OUT M3 base(Series- Series feedback)
# a$ V# K" F1 v0 [0 {Current sampling, Voltage mixing; 增加輸出電阻, 減少輸入電阻
所以Rm增加beta

賴永諭

Slide 2264: gm max=1/2(W*C1*C1/C3)
$ T/ z; G# h  K, u* _Ref: silde2219
2 l' ?- h: N: P8 s2 {* aStart-up of oscillation 可知

賴永諭

Slide 025
( q5 Y: m4 X: u# @5 yNoise will be explain in detail in Chapter 4.

賴永諭

slide 0444
Noise of a current mirror with series R:
前面的R小於1/gm時, 為什麼iout noise 隨的電阻增加而變大?!
' v* n+ ^8 a" A; |+ |# D: U還是只是示意圖來說明, 此時的電晶體noise 是大於電阻的noise~~~
7 s0 m- P2 n( c& ~6 n謝謝~~幫忙回附一下

賴永諭

slide 0513
分享一下~~這張Gain bandwidth說明如下
: m: J5 S: Q9 G9 P1. 當接成回授時beta=1, 其-3dB 點的頻率就是loop gain =1 的頻率。
* q: Y5 G1 t) ]% h2. DC gain*-3dB bandwidth=GBW。
3. 當接成回授時, ex: beta=1/2時, 其DC gain=1/beta; -3dB bandwidth=GBW*beta, 只代表在這個-3dB bandwidth頻率下, gain 最多掉3dB, 並不是在這個bandwidth 下 所有頻率的gain 都是1/beta；只有DC gain=1/beta。

賴永諭

slide 0513
9 n, [+ t, u. e( o8 S" S8 n/ s分享一下~~這張Gain bandwidth說明如下
1. 當接成回授時beta=1, 其-3dB 點的頻率就是loop gain =1 的頻率。
2. DC gain*-3dB bandwidth=GBW。
3. 當接成回授時, ex: beta=1/2時, 其DC gain=1/beta; -3dB bandwidth=GBW*beta, 只代表在這個-3dB bandwidth頻率下, gain 最多掉3dB, 並不是在這個bandwidth 下 所有頻率的gain 都是1/beta；只有DC gain=1/beta。

賴永諭

slide 2222
Verify that RB>1/(RsC3^2Ws^2)

4 i, w4 h$ V# Q" w6 p" V1 U( W0 _=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
* E7 ?' p7 t3 F9 F8 l& i( N" ?4 Q用RB 來biasing 應該要大於1/gmA 電阻
所以RB應該大於1/(RsC1^2Ws^2)

賴永諭

slide 2222
Verify that RB>1/(RsC3^2Ws^2)
4 E; T* g1 f+ e1 O5 |& V
; k  E. p9 u. Z0 ?3 _  F3 u1 q=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
用RB 來biasing 應該要大於1/gmA 電阻
所以RB應該大於1/(RsC1^2Ws^2)
2 |+ ^8 }, h+ _6 N7 k

賴永諭

slide 2222
. S2 V" }' w7 Q( C% ~Verify that RB>1/(RsC3^2Ws^2)
7 F; i$ @$ P0 T# j+ t( p: I" M
( T+ t: K1 V! Z6 Y/ f8 h  G* a=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
; n9 J1 `4 B! V4 X6 F用RB 來biasing 應該要大於1/gmA 電阻
8 U% w1 d3 O% g所以RB應該大於1/(RsC1^2Ws^2)

賴永諭

slide 2222
9 y" r2 y! v: O& j7 c+ DVerify that RB>1/(RsC3^2Ws^2)
2 r* C1 l  z* L$ a
=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
用RB 來biasing 應該要大於1/gmA 電阻
所以RB應該大於1/(RsC1^2Ws^2)
0 r9 [  b* H  D: U$ s6 }. @7 v

賴永諭

slide 2264 Calculation of gmA
% e0 k' V' H. E
gmmax 應該是C1WC1/2C3

=>ther/2=gmax/(Ceff x ws)^2可推算出來

賴永諭

賴永諭 發表於 2024-3-4 04:01 PM
" S" d! n! a) p. T: \slide 2222
Verify that RB>1/(RsC3^2Ws^2)

7 f1 [" L% e$ _, X1 A: qgmA~ 4RsCL^2Ws^2
and 4WsCL^2/QCS
* c6 D7 R5 U1 x: I' {2 K! d  I
3 s* x( _6 Y8 H. x$ f
. m6 G3 I" _; n# e3 n' K! c

賴永諭

RIP
9 N: Y! v8 w7 G: H3 h3 \
$ A, G% x( c  `! Q4 a5 m' ~0 jIn Memoriam : Willy Sansen (1943-2024)
6 h/ G' P: p  y$ V: H4 W
! C- [* i* E  F. q( H0 \/ h$ `https://bbs.eetop.cn/thread-968254-1-1.html

賴永諭

Design of Crystal Oscillators
slide 2255補充資料：Two stage ring oscillator analysis

https://drive.google.com/file/d/ ... Hq/view?usp=sharing
6 K: N' C2 [1 a% [* P