此VHDL程式中的TACT SW要如何加才能防止開關彈跳

ssejack1

process(RST,SW)
begin
# l  V" [9 [6 G- ~* o    if RST='1' then
        SWCNT<="000";
* a2 a7 Y1 i' Y! c5 s/ y    elsif rising_edge(SW) then
        SWCNT<=SWCNT+'1';
. C& R0 B1 g# S    end if;
end process;
將 SW 以 數ms~數十ms 的取樣率取到穩定的 High/Low 才當成上述的 clock 信號就可以解決