設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › latch up
返回列表 發新帖
樓主: YuanII
打印 上一主題 下一主題

[問題求助] latch up

  [複製鏈接]
Rexcchao
1#
發表於 2012-10-24 00:46:03 | 顯示全部樓層
不清楚一些部分( K1 `7 |6 i! w4 t- y4 R/ C/ F
如果我是LAY OP第一級  是否要考量LATCHUP 問題# C) D7 X8 X+ D: H. a, e

# ]) a, L$ `6 j5 p9 H而把PN MOS距離拉遠  這樣缺點是會使訊號線拉長照成MIS MATCH機會上升4 y$ u  A6 k  E% V9 p
7 {2 L+ G  }- e
如果mismatch 為首要考量的話，我應該怎模作呢??
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-9 03:32 AM , Processed in 0.132016 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表