|
新思科技推出新一代IC Compiler II解決方案 可提升晶片實體設計10倍的效能
5 N' @3 V& o u. d新思科技與業界領導廠商緊密合作 已將此新技術運用於量產製程/ {; |6 N# H' b8 G7 s8 e% Q
* {' ]6 |, x" x4 G重點摘要: : w! R& T: u* D: Z) f& |
ž IC Compiler II可提供10倍速設計規劃(planning)、5倍速實作(implementation)、2倍大容量(capacity),提升整體設計效能達10倍8 b$ D% I) e7 N" Y. j+ B
ž 此項技術是以全新的延展式架構(scalable infrastructure)、計時器(timer)和分析優化引擎(analytical optimization engines)為基礎
! B6 ~, l4 w v5 Až 此解決方案已應用於既有(established)及正在開發的先進技術節點(emerging technology nodes)的生產投片(tapeouts)
& c: n- C* }" s6 e- q( M! N/ b; \# O0 v2 h+ u! h- Z
(台北訊) 全球晶片設計及電子系統軟體暨IP領導廠商新思科技(Synopsys)近日推出IC Compiler II新一代佈局與繞線(place-and-route)解決方案,此解決方案乃目前具業界領導地位之IC Compiler™之創新產品,它是以全新的多執行緒(multi-threaded)架構為基礎,並具備超高容量(ultra-high-capacity)設計規劃(design planning)、獨特的時脈建造(clock-building)技術,和先進的整體分析收斂(global-analytical closure)技術,可協助客戶在進行晶片實體設計時,提升達10倍整體設計效能(physical design throughput)的生產力。同時,IC Compiler II也已成功協助多家晶片領導大廠完成投片(tapeout)。
; D+ ]( R2 C& J1 R* Q
& j) d5 _1 d' A新思科技執行副總裁暨設計事業群總經理Antun Domic表示:「從RTL合成(synthesis)、靜態時序(static timing)到實體合成(physical synthesis)等不同的設計階段,新思科技的技術創新促進了整體電子設計技術的演進。而這項IC Compiler II解決方案則是專為提升實體設計(physical design)的速度(speed)所開發,它採用全新的演算法(algorithm),並提供數據傳輸前所未見的效率,大幅提升實體設計的效能。」 |
|