瑞昱採用新思科技Design Compiler解決方案

globe0968

新思科技之VCS解決方案可支援 OVM 與 UVM 規格使用Cadence Incisive 及 Mentor Graphics Questa 之用戶可順利移轉至更迅速的驗證方式

(2011年2月18日，台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)近日宣布其驗證 FastForward計畫，此計畫可協助 Cadence® Incisive® 及 Mentor Graphics® Questa® 使用者移轉至 VCS® 功能性驗證解決方案，並受益於VCS®優異的技術，包括：創新的高效能引擎與可同時支援VMM、OVM 和 UVM™等三種不同方法規格(methodologies)的 SystemVerilog 技術，以及強大的約束條件解算器(Constraints Solver)、全新的覆蓋率收斂 (Coverage Closure) 技術、低功耗功能、及驗證IP產品組合。使用者可藉由結合驗證 FastForward 計畫及 VCS 最新技術，達成高達2倍速的驗證收斂(Verification Closure)。

      「設計的複雜性因網路安全性之要求而與日俱增，所以需要有高效能、有效率及具擴充性的驗證解決方案，而這種需求在面對越來越沉重的上市壓力時更是特別明顯。」Palo Alto Networks資訊硬體工程處長Barun Kar表示：「我們從原來使用工具移轉至 VCS 的原因，在於VCS具有超越其他解決方案的強大效能優勢，且經過設計實證，能在我們從事高階 FPGA 與 ASIC 為的大型設計時，完全符合我們的需求。」

      「我們於2009年將原本的驗證環境移轉至VCS解決方案。」Acme Packet的首席驗證工程師Rich Schofield表示：「我們的硬體平台 Net-Net 產品組合是採用客製化的高速通信 IC，因此需要配備健全SystemVerilog支援的高效能驗證環境，經評估數間廠商的產品後，我們選擇了 Synopsys的VCS解決方案。」
. C5 e' q' @! U( Q. M
Synopsys的驗證 FastForward 計畫
* q% o9 U$ Q6 B+ w2 n7 }: E4 @
      Synopsys的驗證 FastForward 計畫包括技術服務、訓練及專業驗證支援。透過這項計晝，使用者可獲得的服務包括: 協助從 OVM 移轉成 UVM 測試台(testbench migration)、移轉指令碼(migration of scripts)、驗證 IP 與迴歸環境(regression environment)，以及有效部署 VCS 與 UVM 方法的訓練。

globe0968

驗證 FastForward 移轉計畫係自 2009 年起進行前導試驗，在此期間已有眾多的驗證小組移轉至VCS，大幅提升其驗證有效性及生產力。而這些小組橫跨各種不同的市場區隔、公司規模、地理位置，工作範圍則涵蓋多元的設計規模、驗證方法及技術節點等。
& K  v$ ?/ K" ~/ f5 t8 K1 E
VCS 支援 VMM、OVM 2.1.1 及 UVM 1.0
5 v: A( A" q2 C8 e) u5 J8 O" {8 A
* I! n+ I# S: b3 {      新思科技同時也宣布，VCS 支援即將推出的UVM 1.0 方法規格(methodology)。此方法結合了對 VMM 與 OVM 2.1.1 的支援，可為VCS 使用者提供當前業界最廣泛、最成熟的SystemVerilog 支援。  
0 ~3 X5 \5 h! X2 \
      「AMD 自2008年就已開始使用支援OVM規格的VCS解決方案。」AMD資深研究員Warren Stapleton表示：「VCS對於支援SystemVerilog 實作設計環境的技術相當成熟，我們對於使用包含VCS之OVM架構的決定感到非常滿意，因為我們已看到生產力的提升。而現在UVM已成為Accellera組織的標準，我們期待移轉至UVM規格之後，VCS能協助我們享有相同的設計優勢。」

      新思科技驗證事業群資深副總裁暨總經理Manoj Gandhi則表示，我們很認同Accellera組織近來對整合設計驗證標準的努力，使業界對於推動SystemVerilog設計語言更趨於一致，而隨著驗證挑戰越趨嚴峻，我們仍將專注於投資業界領先的 SystemVerilog 技術，以期能在效能、偵錯、覆蓋率收斂及驗證IP等方面，都發展出更先進而創新的技術。

* j( P, y" s* ~5 w關於 VCS

- A' h8 |5 }+ {2 L* e0 s4 u      根據新思科技收集的先進設計資料顯示，目前有90% 的 32nm（及更先進的節點）設計及 60% 的 45nm 設計皆是以 VCS 進行驗證。全球前二十大的半導體公司大多以VCS作為主要的驗證解決方案，包括高效能的模擬引擎、約束條件解算器引擎、原生測試台、廣泛的 SystemVerilog 支援、驗證規畫、覆蓋率分析與收斂，以及整合式偵錯環境等。

globe0968

新思科技與賽靈思合作推出業界首部針對以FPGA原型建造為主之SoC設計方法手冊 手冊詳載原型建造設計的最佳實作
( T: e1 S" w4 B( ^5 H
/ o0 L, C2 q2 r7 _  M* }(台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)與全球可編程邏輯解決方案的領導廠商賽靈思公司(Xilinx)宣布，共同推出FPGA原型建造方法手冊 (FPGA-Based Prototyping Methodology Manual，FPMM)，該實用指南介紹如何利用FPGA平台進行SoC的開發。FPMM手冊也收錄全球眾多設計團隊在設計與驗證方面的寶貴經驗；這些公司包括BBC Research & Development、Design of System on Silicon, S.A.(DS2)、飛思卡爾(Freescale)、艾薩(LSI)、NVIDIA 公司、意法半導體(STMicroelectronics)以及德州儀器(TI)，而它們都已成功運用FPGA原型建造平台，加速複雜的ASIC與SoC的設計開發。
  W3 }9 h" L2 x; D5 Z' L; S
　　FPGA原型建造方法手冊涵蓋FPGA原型建造的各個層面，包括瞭解原型建造的挑戰與優勢、在FPGA平台上進行SoC設計，以及在軟體與系統驗證方面的應用。新思科技與賽靈思希望能透過FPMM手冊促成FPGA原型建造的線上互動社群，讓從事原型建造的設計人員可以在該平台上，提出所遇到的挑戰並互相交流最好的解決方案; 該社群網址為: http://www.synopsys.com/fpmm。

　　FPMM的作者包括賽靈思的Austin Lesea及新思科技的Doug Amos與René Richter，都是精通FPGA技術並擅長運用FPGA進行原型建造設計的專家。作者們體認到SoC大多是針對ASIC技術建置而設計，因此當建置在一個或多個FPGA元件中時，相關的挑戰便會應運而生。因此，他們合力推出這本參考指南，除了可協助首次接觸原型建造的設計人員外，也能幫助已有相關經驗的設計團隊與專案負責人。而 除了提供各種原型建造選項(包括透過建立客製化機板的虛擬原型建造到購買完整的原型建造系統)，FPMM還規劃出一套名為「原型建造設計」(Design-for-Prototyping)的方法論。該設計方法將FPGA原型建造無縫地整合到ASIC/SoC專案中，使設計人員更易於進行設計的建置，並能以最快的速度將產品提供給終端用戶。此種方式透過串聯系統層級(system-level)工具達成生產效能的提升，比如說用於軟體開發早期階段以及在專案後期軟、硬體初次整合的關鍵階段，所使用的虛擬原型建造工具便是一例。

0 M$ H9 O" h) u! P0 ~9 K* @
4 B- z9 x% i" g8 F/ }- f5 B
　　

globe0968

賽靈思全球行銷暨事業開發部資深副總裁Vincent Ratford表示：「FPMM將成為ASIC開發人員與原型建造工程師的一項寶貴資源，因為它是業界首度嘗試將相關挑戰與解決方案的資訊集結成冊，以協助設計人員成功地在FPGA硬體上進行ASIC設計的原型建造。由於具備高邏輯容量(logic capacity)，賽靈思的Virtex® FPGA元件已被大量運用在ASIC原型建造上，而我們相信隨著具有高達200萬個邏輯單元(logic element)元件的28奈米Virtex-7系列的出貨，這股趨勢將會一直持續下去。」

: Z7 E4 G1 [( d7 B　　新思科技行銷暨策略開發事業群資深副總裁John Chilton表示：「長久以來新思科技所發行的設計方法手冊已廣為各界設計人員採用，以協助其提高生產力。新思科技與賽靈思的通力合作，加上業界領導大廠在原型建造方面的貢獻，讓FPMM得以收錄許多最佳實作案例。本手冊將協助其他用戶吸取相關經驗，並加快系統驗證流程。」  
- A' x: w3 Q3 `% t
關於手冊與發行時程

　　FPMM計有15篇詳盡章節以及2篇附錄，裏頭皆涵蓋許多實際範例。此手冊的章節順序安排乃依照FPGA原型建造過程所面臨到的工作內容與相關決策，而各個章節內容也可獨立分開使用，因此該手冊相當適合作為參考工具書。
+ G4 @. ~3 _  [) N3 ^
( s2 M- \6 [- v3 \5 Y　　欲獲得更多有關FPMM 的相關資訊(包括如何在亞馬遜網站上購買紙本手冊，或如何從線上下載免費的電子書版本)，請瀏覽FPMM網站：http://www.synopsys.com/fpmm。另外，如欲獲取其它由新思科技所出版的方法手冊和教育刊物，請參考下列網址：http://www.spynopsys.com/synopsyspress。

globe0968

工研院採用新思科技TCAD Sentaurus軟體於碳化矽技術的開發
. a( G4 W- p; }6 D- L+ m該軟體之先進元件模擬(simulation)功能支援最新碳化矽元件的開發
1 D0 Q1 @, T7 y
(台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)近日宣布，工業技術研究院(ITRI)已採用其TCAD SentaurusTM模擬軟體以支援其在碳化矽(silicon carbide，SiC)半導體元件的研究開發。TCAD Sentaurus具備有精確的建模(modeling)技術，讓工研院得以藉由此技術對元件本身之電熱物理性質進行詳盡的模擬，以加速其碳化矽功率元件(power device)的開發。
7 E/ _9 y4 |: f$ d
1 g" D" O( L6 T5 f0 U& A. D, V' S　　碳化矽乃一種寬能隙(wide bandgap)的半導體，其卓越的電流電壓及高導熱特性適用於功率元件領域。過去十年來，碳化矽蕭特基二極體(SiC Schottky barrier diode)已廣泛為業界所利用，而針對油電混合車、智慧電網(smart grid)及其他創新電力裝置應用之新一代碳化矽元件的開發也正積極展開中。工研院目前正著手於各式功率元件的開發，以因應日漸提升的電氣汽車及太陽能電池陣列的市場需求。

9 E$ N% s2 E  R　　

globe0968

工研院電光所副所長高明哲博士表示，由於汽車及能源配置等領域對於節能增效的電源開關之需求提升，使得碳化矽元件的市場發展蓬勃，而新思科技TCAD Sentaurus軟體可協助我們利用極務實的方式，進行元件電熱效能的模擬，而這樣的功能不但有助於我們了解新開發元件的性質，同時我們也利用它來達成元件特性的最佳化以滿足市場需求。

　　TCAD Sentaurus系列產品包含了探究和優化矽晶(silicon)及化合物半導體(compound semiconductor)技術所需使用到的2D和3D製程以及元件模擬工具，該工具可執行針對碳化矽模擬的模型。

　　新思科技資深副總裁暨矽晶工程事業群總經理柯復華則表示:「電子產品應用日益複雜，新元件架構及材料也必須不斷地創新，而功率元件(power devices)就整體半導體市場而言是發展相當快速的領域，藉由支援新元件的設計及達成最佳化，TCAD模擬技術可協助加速碳化矽的商用佈署。身為半導體研發的領導者，工研院對於新思科技產品的採用不啻肯定了新思TCAD模擬工具為碳化矽元件開發所帶來的價值。」