請教設計低壓降線性穩壓器(LDO)的問題!!

imch543

各位賢拜好:
3 j% H" x5 R6 n     請教設計低壓降線性穩壓器(LDO)的問題，以小弟附上的電路圖為例
  Z8 A9 l. L7 x0 ]+ T0 y
問題一:如果要設計低壓降線性穩壓器(LDO)的輸出電壓穩定在1.8V(VDD=2~5)，圖中的參考電壓是否能以傳統的能隙參考電壓電路設計即可 Vef=1.25V左右，之後
& `, i5 X% R7 K$ V9 _, t# _再利用Vout=Vref*(R1+R2/R2)此關係式設計電阻的比例關係就可以。還是說在Vref的設計上與輸出電壓(1.8V)的關係有其他的設計上的考量
(如:Vref<<輸出電壓(1.8V)，如果是這樣Vref要多小才算是<<輸出電壓，Vref與輸出電壓倍數關係約如何?)。
! k5 G4 ~6 M# |/ Q' s
問題二:低壓降線性穩壓器(LDO)圖中，OP的規格(如:gain,GB,SR...等)通常在設計LDO時，都大概抓多少??
$ O2 Q! y1 n6 t& |還是一樣抓典型的OTA設計值嗎??(OTA典型的值為gain>=70db,GB>=5MHz,SR>=5V/us)
( W7 `3 `# N9 g% `6 N
- J' |3 N6 a, N/ u6 [問題三OWER PMOS的W/L的大小如何估計，是用低壓降線性穩壓器(LDO)所能輸出最大電流下去估算嗎??
8 }% h" U( p. Q/ X4 r6 h' I那該如何估算??可以麻煩講解一下嗎??

. h& A* z' h- v/ g- G5 t% C問題四:如果OWER PMOS的W/L的大小估算出來，那想請問其閘極電容如何估算出??因為OP所要推動的負載電容應該就是此POWER PMOS的閘極電容。