學習<IC Layout Command File撰寫技巧>最好時機

evillivest

【第28期IC佈局工程師培訓計畫】IC Layout Command File撰寫技巧(週六班)
求職、轉職的最佳選擇!! 最扎實又完整的訓練!!
4 h/ i4 b- y! }" j7 g6 ~
【課程目標】
以前面兩階段的各項佈局技術作為基礎，將完整的晶片佈局透過COMMAND FILE編寫的學習，藉此可了解佈局圖如何被驗證並加強製程觀念。在佈局工作進行的時候，便已經考量各種驗證後果，養成佈局工程師有防範未然的觀念，如此一來除了可以快速有效佈局並且縮短除錯修改的時間，提升研發能量和縮短time to market。
0 s0 N  c4 g3 ]; q9 t: w" K
) O& E) C9 y: m* I' `$ m【課程大綱】
1. Dracula 驗證工具功能介紹和VLE的結合
2. Description Block、Input-Layer Block
3. Operation Block、邏輯運算指令AND OR NOT(ANDNOT)、XOR
2 `  j7 F" l9 ^4. 邏輯運算指令Select、Size、Grow...
5. DRC指令WIDTH、EXT、ENC、DENC...
" ?: J0 X$ o  }6. LVS 指令、元件定義、連接定義、參數定義
7. LPE元件定義與萃取參數設定
  ~6 O) X1 Z+ P8 D% ]( W8. ERC 指令以及其他電氣特性指令
9. 自動修補幾何圖形
) |6 o5 h' e' U1 k4 l8 O10. 偵測Vth飄移和本體效應
8 Z; w' \8 L+ K11.ESD Rule檢測
12.Ground short 解決方案
/ U2 c1 |3 b" ^0 r; T' M13.專案的KCL偵錯
14.修改舊案子的LVL比對
/ y- ]' }* |+ a! x" |15.Antenna Rule以及正確的解決方案
16.高壓元件的隔離偵測
; p$ x0 O# H1 h' A17.找出不同電位的區域與Latch-up
18.不需要額外的BJTMASK，正確的分辨BJT
19.偵測錯誤的Floorplan
20.佈局圖的寄生電容值和電阻值
21.偵測不正確的佈局元件
7 E% s, ~, E7 |: m3 C% A0 u22.偵測影響頻率的佈局線
3 c0 [! I( A* a/ M' }, [; K9 Z1 l23.開始撰寫自己的專案DRC Command File編譯與除錯
" b, D2 a# |' K' u5 J% M* [" Q24.開始撰寫自己的專案LVS Command File編譯與除錯
! d  }! _! a# \25.開始撰寫自己的專案ERC Command File編譯與除錯
# l1 ^5 k+ c7 t26.開始撰寫自己的專案LPE Command File編譯與除錯
27.開始撰寫自己的專案PRECommand File編譯與除錯
: T1 @' x' w7 o2 Y4 Y28.開始撰寫自己的專案 LVLCommand File編譯與除錯
! O) I" M8 w' L29.如何將Dracula Command File轉換成Caliber Command File
7 p' r/ B2 H: |- B" J30.如何將Dracula Command File轉換成Diva Command File
# C! G/ w: }9 b6 v31.如何將Dracula Command File轉換成Assura Command File
; W4 a/ ^& l# M' b5 L32.結業考試
, G: D+ o  z8 ]1 e& [' Y+ d0 A
【上課時間】2012/4/14(六)-2012/7/21(六)，共12天，09:00-17:30 (4/28、5/12、6/23停課)
8 q: G; k; i( a. M7 i- E# I
【上課地點】新竹市光復路二段101號清華大學研發大樓
3 Q( H& f* ^; @4 K5 }% i" Y; o: P7 P
% l* S# f- @* t: W, F; n【主辦單位】 財團法人自強工業科學基金會

8 G. a2 T. k$ w" U% k6 W/ O【客服專線】03-5735521#3213 謝小姐 mayhsieh@tcfst.org.tw
. w' V0 ?' N! X2 c9 v
0 d. f& [9 i- T  k2 l4 S) Y4 b, S" a【報名網址】http://edu.tcfst.org.tw/edm/IC_Layout_2.asp