|
雙組 LTC2185/LTC2195 和單一 LTC2165在125Msps時每通道只耗 185mW,並提供76.8dB訊號噪聲比( SNR)效能,以及於基頻提供 90dB 的SFDR。腳位相容的速度等級選擇包括 25Msps,40Msps,65Msps,80Msps和105Msps,每通道功耗約僅 1.5mW/Msps。此外,透過將裝置設於待機(20 mW)或關機(1mW)模式更可節省功耗。550MHz類比全功率頻寬和 0.07psRMS超低抖動,可透過卓越的雜訊效能進行 IF頻率的低取樣。
9 k4 ^0 \) ?6 b1 Y/ `) [( l
; b) k3 H0 b2 C$ ^$ T" O9 G/ _新元件採用精小 QFN 封裝,使設計者可從彈性的介面選擇中獲益,以將針腳數縮減至最少,而能輕易的配置於 FPGA。此系列元件計畫於 2011年2月推出,並將即刻透過各地分公司提供展示板及樣品。單一 125Msps元件千顆量購計之單價為 $60.00美元起。# t+ g4 }) W* T# i3 d, {& m8 y1 T
[' e- [7 j, e4 ~9 ^
LTC2165/LTC2185/LTC2195特性摘要
8 s0 F- D' x4 s/ V/ Q4 |# Z•- 16位元, 25Msps-125Msps ADC
- u2 T' `- x$ |- S9 g3 H+ E* k•- 76.8dB SNR, 90dB SFDR
1 Z b5 D+ d) O -低功耗: 185mW/Ch (125Msps)
' X5 d, q: M6 J0 I: z-單一1.8V供應
( r5 L$ E5 M% e, R' h. `: t-彈性的數位介面
5 X+ f7 @. D8 so LTC2185/LTC2165: CMOS, DDR CMOS 或 DDR LVDS輸出 " ^7 r( b. Y5 ~" G( l8 A
o LTC2195: 串列 LVDS
+ [( C7 W9 r+ M( J-可選式輸入範圍 : 1VP-P至2VP-P |
|