設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › EDA 設計討論區 › 如何做一個除9的電路
返回列表 發新帖
查看: 6234|回復: 3
打印 上一主題 下一主題

[問題求助] 如何做一個除9的電路

[複製鏈接]
chppy
跳轉到指定樓層
1#
發表於 2009-10-31 00:17:03 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
各位好2 L: A& r3 z( P" m8 ^

: o- l% D- C- V0 \2 q小弟打算做一個除9的電路..擁有12BIT的被除數
# `; V8 I. p5 t: L  @7 Y並且要拿來做合成) l: b+ m- F# d" ?
RTL是用Verilog語法，請問大概要怎樣寫呢?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-14 01:44 AM , Processed in 0.122516 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表