設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 請問如何設計BCD counter
返回列表 發新帖
樓主: monkeybad
打印 上一主題 下一主題

[問題求助] 請問如何設計BCD counter

  [複製鏈接]
1#
發表於 2009-6-19 22:05:39 | 顯示全部樓層
BCD Counter的確是有意思的電路
, F7 K! l& B% J  q' u$ N. O% B用途也蠻多的!- N- ?2 E2 ^9 I" h: i- E2 d
除頻或是計時電路都很好用!
( C9 i. b8 h) a* u; Z異步式或同步式皆有人使用!% o  U' B  `: L' M6 ?2 z# J
唯設計的難易差很多!! l: T4 J4 u: i
VHDL或Verilog較能一步到位!
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-3 04:40 AM , Processed in 0.117015 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表