請問TSMC 90nm DRC ERROR 麻煩了！感謝！

henry90176

由於之前都用CIC的虛擬製程.這是第一次用真的製程所以我完全沒有頭緒.請各位前輩幫幫忙.謝謝
# _1 d% @4 {$ E; z! O( d我LAY完一個子電路後跑DRC.但它出現以下幾個錯誤...（幾乎都是同一類錯誤.超多）
- j: e! [: ]( }$ Z& k1.  DOD.R.1 {@ DOD is a must. DOD CAD layer must be different from OD's.
* _$ K& c: v2 H                   CHIP_CHAMFERED NOT INTERACT DOD }
2 g& e2 O0 X7 S& N" H6 D* \4 ]2. CSR.R.1.NWi {@ NWi is not allowed inside the empty area of chip corner.
                   EMPTY_AREA AND NWi }
3. DUTM.R.1 {@ DUTM is must. The DUTM CAD layer must be different from the the UTM CAD
                     layer.
                     CHIP_CHAMFERED NOT INTERACT DUUTM }
: L& l0 ~5 @9 |& N6 j# ]
麻煩了！

henry90176

恩!!!感謝m大!!原來還可以改DRC command file 喔!!請問要怎麼mark掉?
還有DRC command file是指那個file,就是跑drc那個file嗎?

還有再請問一個題外話!在畫MOS時.利用finger將mos的width
; o9 Z! a; r( h7 L- G變小.跟不用finger,width很大.有什麼差?如果不考慮noise
6 e9 T2 q: j; |( y也不是RFMOS.那這樣除了寄生電容稍大還會有什麼不好的?

4 K: ~( H8 K3 v7 R1 f+ j[ 本帖最後由 henry90176 於 2009-9-21 10:31 PM 編輯 ]

henry90176

真的很感謝M大!!問題大概解決了!!謝謝~~~!!!!!!!!