Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 3361|回復: 1
打印 上一主題 下一主題

[問題求助] verilog 語法v.s LVS (

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-7-23 18:54:23 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
Dear all: ! ]( ~- q  n4 i0 Z% r0 E
請教一下, run lVS 時吃的verilog netlist 語法
( }  Q/ i8 D! H- k分別為 $ Y6 E3 M. B, C& O& B7 ]6 t" G+ ~
PH PHVREF12I(VREF12, TVREF12H_); 9 R# @' o6 {% t0 I( K
PH PHVREF12I(.O(VREF12), .I(TVREF12H_) );
! K8 F1 O& t4 _! I( g5 T. M& R* c
' y" ^, R4 e* ~+ B這兩種對verilog 語法來說都是合法的
  D! i  N4 w6 X! S. ]但對LVS 有差異嗎? 會有問題嗎? 不ㄧ樣的tool是否有不一樣的限制?
# y  |+ I- g; l4 }+ j是不是tool 有選項可以選?
# Q) K( j- R6 |# ?2 h謝謝大家囉6 ^& E+ m6 J( y6 n2 k
PS: DRACULA RUN LVS
! t* u& E# u! v$ w1 i( z3 z! Z
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-29 04:47 AM , Processed in 0.102513 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表