Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 5247|回復: 3
打印 上一主題 下一主題

[問題求助] 請問各位師兄乘法器的設計

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-7-19 18:54:38 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
小弟現在需要實現如下運算:y= k * t1/t2 * vs 其中k是常數,t1,t2是脈沖寬度,也就是時間量,vs是電壓信號。由於系統是類比環境,不想數位化,小弟的想法是:
5 w6 {; ^+ S5 B5 Q% l! F- q6 W$ T' F* x+ B; o! j) ]
首先通過積分電路,把t1,t2轉化為電壓信號v1,v2;然後通過2個乘法器來實現,其中一個通過opa實現除法功能。不知這種方案如何?請問有沒有其他更好的方法?8 M6 V1 _$ W/ x8 v# G( G
  o! N. y4 j7 h5 r; C- Z1 ]+ G
關於乘法器的設計,該用何種結構呢?小弟只知道3種結構:/ ~! ^+ f+ S. V. p
1〉就是Gilbert Multiplier,這個我比較熟悉,以前用它作過VGA,但線性範圍實在太窄,所以對這種結構來說很是擔心它的線性範圍,不知各位師兄有何建議?
7 I; D' {3 g9 }6 f" p2 r1 d2〉就是對數結構的,沒用過,不知各位師兄覺得如何?
1 M) B- |7 g# d$ |! x3〉就是pwm方式的,但小弟擔心過於復雜,因為我的信號頻率在60-80k左右,如果用pwm方式,那頻率是不是太快了?濾波是不是問題?
( Y5 o0 k* K' a" C3 W7 t! X( _. V( q5 e7 W+ ^9 i  h8 b; l( k
先謝謝啦!
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
 樓主| 發表於 2009-7-20 20:50:37 | 顯示全部樓層
原帖由 liuyanruuestc 於 2009-7-20 08:34 AM 發表 8 Z# D) o) z, e2 E) Y, y
如果你是要在FPGA内做乘法,可以通过内部DSPBLOCK的设计软件做。比如ALTERA的为DSPBuilder。比较方便

& e0 x* H+ v: N1 p7 s3 i  z& Z0 b1 S
謝謝師兄的回復。只是小弟的項目是power IC,主要是類比的環境。& ?- A& B2 a7 e- A
在網上搜了一些資料,參考中。3 C7 c# y* L8 X4 K0 ^" _
7 F! c7 O% b9 v  q+ V9 k
懇請大大們幫幫忙,談談各種結構的類比乘法器。謝謝!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-1 07:16 AM , Processed in 0.194011 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表