電路佈局工程師 有 五大行為指標？

ranica

公      司：A global PC leading enterprise
* l5 _% T, t' A1 P% U! t; Y% {工作地点：深圳
+ h8 A' S; n( o1 K5 b
% |# m% a7 _5 G8 g主要职责：   
1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
4 r6 L( a# c1 B) H2 p3.协助电路设计人员调整电路设计   
4.能够独立完成数据库的转换、协助有关部门进行流片
8 R7 I- p& k! m- Z. N; N
( @6 m+ \: l# ~/ N" s8 W0 H" p招聘要求：   
1. 硕士以上学历，能够读写英文   
2. 8年以上直接的从事集成电路芯片版图设计工作经验   
, u( ^  w" @! v3 m1 L( Q3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
9 s! t0 [0 O+ N7 S# V7 y7 P- Y公      司：A famous IC company
工作地点：北京

Position Summary:  
Software Engineer for post-layout IC-Package-PCB co-analysis
Essential Job Functions/Accountabilities:
- |" T& Q0 M7 r# u4 O* z; n( n3 FMaintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.
' t# q  o: U, S! e
Minimum Requirements/Qualifications:
: r) {2 r+ b2 x* A6 b3 |6 FProficiency in C++/C, OpenGL or Qt graphic programming experience is required
- E* g$ ~4 a* C9 Z4 P3 y! N. q4 O9 S, rStrong background of geometry processing and related algorithms
1 w  K. X. L) O! e: a- M7 H. GExperience in numeric results post-processing such as graph, contour plots
Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
Experience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
公      司：A famous IC company
- E, E9 b0 {4 u7 |工作地点：苏州

/ B& X. e9 y9 t, l% Z. O( I( v职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

职位要求:
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
; r- N' v! s$ i# Q5 Z2. 有数模混合芯片物理集成经验.
0 t$ ?+ E2 A0 z1 ]7 I9 I9 {3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
; K3 b$ @7 ~+ B5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
! h' P, C' s: m7 D1 k( L7. 两年后端工作经验