Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 37279|回復: 48

加速SoC軟體開發時程

[複製鏈接]
發表於 2007-10-3 01:26:46 | 顯示全部樓層 |閱讀模式
加速SoC軟體開發時程   
/ [. f' b/ }6 q' ]& N4 T( _& Y, u
, M) e6 o; c, |' a- D隨著SoC設計日漸複雜,時脈速度不斷攀升,加上內建愈來愈多的功能,工程師必須在晶片開發週期中儘早取得設計平台。儘早發展出代表整體設計的原型方案,能早在硬體完成設計之前,就展開費時的軟體設計程序。此種平台運用創新的模式來隔離軟、硬體的設計,並簡化不同廠商IP的整合工作,大幅加快軟體設計流程。  
  K* y2 f  F1 V' q$ S9 r# u$ O8 E0 F% q8 q3 _$ \( h
過去,邏輯驗證是大多數SoC研發業者所遇到的瓶頸。因為SoC電路設計的快速攀升,讓硬體驗證工作的複雜度呈現急速激增的現象。$ O7 r' ^% Q/ p5 d; U; ^3 o4 C8 v

" [- n% |; `8 E( S現在,嵌入式軟體研發則是SoC研發業者在開發流程中所面臨的最大挑戰。目前SoC有超過五成的成本是使用在開發趨動程式、開機程式碼、與硬體相關的通訊協定堆疊、DSP演算法及其他嵌入式軟體。隨著軟體在新世代的設計中扮演愈來愈重要的角色,業者花在軟體上的成本也會愈來愈多,如(圖一)所示。
% j5 y/ D3 h% f  N& ^2 t6 k/ Z! F+ [. t+ W" H, z' n4 k% L9 W
' s& E. s) o% `; j/ [
0 k+ S. b. D& ?; I7 u; d' }
《圖一 業者花在軟體上的成本愈來愈多》
& z8 T, u- B$ @; k3 A, r  H" i
SoC所面臨的難題,主要是實際晶片的開發與相關軟體設計兩者之間所存在的時間差問題。傳統的SoC軟體研發業者,必須等到硬體研發團隊設計出實體的原型元件後,才有可供參考的硬體環境。因此,軟體研發必須等到硬體工程師設計出完美的元件後才能動工。隨著市場上產品生命週期的縮短,以及激烈的競爭壓力,研發流程延遲不僅只是成本增加,更會影響產品獲利。
7 }$ T; J9 ]# M5 ~% p% u6 r' ]& C  g) f3 L5 r
SoC研發業者需要的是能減低這種在軟、硬體設計上循序式進行的全新研發策略。這個策略可讓SoC研發業者能快速的將通過驗證的硬體IP整合到可量產的硬體核心系統。此外,它必須能建構在開放式架構上,讓SoC研發業者能很容易的將這些不同的IP供應商所推出最頂級的IP元件緊密整合到其設計中。最後,藉由同步的軟、硬體設計,能讓SoC研發業者在硬體設計完成之前,提早進行軟體撰寫與除錯作業,進而大幅減少研發成本與縮短上市時程。/ o1 s" O- g  j8 R
5 U" u! P; \. T
遊客,如果您要查看本帖隱藏內容請回復

; {" @! \3 ]  ^, U0 P" J2 g8 `
9 \& L# G- n+ p* G9 a4 z[ 本帖最後由 masonchung 於 2008-4-21 06:37 PM 編輯 ]

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
發表於 2007-10-3 09:46:12 | 顯示全部樓層
感謝好文分享
" l7 j2 H/ y6 }5 }5 B* M  Y8 [8 N3 f+ S: B- q9 k
但看不到圖?
 樓主| 發表於 2007-10-3 22:26:28 | 顯示全部樓層
圖上傳囉
發表於 2007-10-9 11:09:59 | 顯示全部樓層
感謝提供好文章0 A$ n0 A% u8 w) ^" V) W+ Z
讓大家可以互相學習
發表於 2008-1-29 20:18:38 | 顯示全部樓層
SOC比起一般的ASIC驗證開發而言,不論其複雜度、人力與時間成本高出不少。3 n  O) _1 d  M0 N6 S2 s1 k, W, Y
目前大致上都會在RTL與FPGA階段去做軟體的驗證,如果信心度要高一點的話,連RTOS也需一併在FPGA驗證,比較起來是有其難度。3 l% d  Q- ?4 A. |* ?! n

: V9 ]2 ?$ |. Q  k  B/ V7 G7 M如果可以縮短開發時程的話,Time-to-Market的時效性也就能有所增進。6 ~1 Z4 \# u; r4 `6 \
SystemC或許可以改善部分的SOC系統驗證的效率性,但還有更加有效又經濟的加速開發SOC的方式嗎?

評分

參與人數 1 +3 收起 理由
masonchung + 3 Platform based design tools support HW/S

查看全部評分

發表於 2008-1-30 09:18:56 | 顯示全部樓層
最後,藉由同步的軟、硬體設計,能讓SoC研發業者在硬體設計完成之前,提早進行軟體撰寫與除錯作業,進而大幅減少研發成本與縮短上市時程。- S' n$ _5 D9 Y4 }
這句話若真的實現我應該會大呼傑克,這真是太神奇了:j : @7 _% W7 ~8 t0 @
/ {4 R1 r+ t9 Y
實現後可能視情況修改軟體1/3吧,新技術的硬體可能高達2/3@@  猜的~

評分

參與人數 1 +3 收起 理由
masonchung + 3 The key point is ESL design

查看全部評分

發表於 2008-1-30 10:18:22 | 顯示全部樓層
有人戲謔: 做SoC的IC designer越來越像"接線生"---僅將IP連線整合
" U) x4 |3 v' U" f而firmware/software engineer越來越有發揮的空間
 樓主| 發表於 2008-1-30 13:52:16 | 顯示全部樓層

回復 7# 的帖子

SOC IC designer not really the line operator, he had much of  tech. knowledge need to integrate these ip and design new fuction block with all.
發表於 2008-2-8 00:18:57 | 顯示全部樓層
讓我看看這個圖片                        啊
發表於 2008-2-8 00:22:54 | 顯示全部樓層
樓主既然分享,             圖片干嘛還要收費         啊????
 樓主| 發表於 2008-2-8 00:33:40 | 顯示全部樓層
沒有收費,請看清楚喔" k- C& M! u7 _3 P. d, K* D
回覆讓你賺RDB不好嗎?* h9 t% Z) c: r  G

# O) G1 d3 Z$ E[ 本帖最後由 masonchung 於 2008-2-8 12:34 AM 編輯 ]
發表於 2008-2-8 14:49:24 | 顯示全部樓層
I'd like to take a look at this article.7 N5 G+ l! ~" c) o5 A, v$ o- K
0 W5 M* D+ s+ I8 P5 [
Thanks.# E, [" F$ u* L7 k. D8 d8 r
Jonson
發表於 2008-2-11 20:16:34 | 顯示全部樓層
感謝提供好文~小弟不才來學習學習~十分感謝~
發表於 2008-2-11 22:09:10 | 顯示全部樓層
評台設計好就會有客戶買賣這樣生意就可坐起來
" l- v: }9 A+ F* e8 z# i哀~ 工作快來找我 >"<
發表於 2008-2-13 14:17:10 | 顯示全部樓層
thanks you for share
+ t1 |: M6 j8 k$ m$ zso hope you post more good post
發表於 2008-3-6 22:54:02 | 顯示全部樓層
firmware/software engineer越來越有發揮的空間了.....
1 T) `4 B3 U$ d! s1 O; U加油!!
發表於 2008-3-7 12:18:33 | 顯示全部樓層
system驗證越來越複雜. thanks for sharing, 參考看看.
發表於 2008-3-11 09:24:39 | 顯示全部樓層

回復 1# 的帖子

Thanks for the sharing, very good piece.
發表於 2008-3-11 23:03:14 | 顯示全部樓層
SoC嵌入软件开发的比重越来越大,如何加快嵌入软件的开发满足市场的压力确实是目前的挑战。
發表於 2008-4-15 17:15:34 | 顯示全部樓層
SystemC是不是未來的解決方案呢?!
" F  @* J+ i$ R- Q希望這篇文章能讓我gain something
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-30 03:42 PM , Processed in 0.145518 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表