|
第一個問題,在輸出端的串聯電晶體,是可以增加輸出阻抗% z. J* u7 n6 X8 R% A$ ]- j& C5 u K
而我覺得更重要的應該是可以使up down的switch不直接. V5 Q1 y3 I3 y4 S { {* l1 s$ k
與輸出端相接,可避免switch的一些切換時的side effect+ u, L) g( Q7 u/ x P
比方說clock feedthrough,charge injection對輸出端8 u' z8 z6 r4 J% i
造成的影響,而產生jitter4 v; g9 j4 u+ q$ o
: L5 K4 F4 x4 d$ n. Z+ t) H: J
第二個問題,我覺得這應跟N P MOS的mobility有關,為使up
5 r9 P/ B& p$ F6 f* o和down的電流match所以要有這種ratio比兩倍應是一般的條件
$ L$ F, z9 k( H. ~( u, Q但真正的比例應依照使用製程的兩種元件的mobility來設定' H. l# h6 W+ n# Q9 |
: F% C3 W1 C e, f- F0 T5 k6 |
以上是小弟的看法,如有不足或錯的地方,希望高手能給予補充 |
|