Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 32628|回復: 19
打印 上一主題 下一主題

[問題求助] ESD Layout Rules

  [複製鏈接]
1#
發表於 2010-5-14 10:12:38 | 顯示全部樓層
ESD的CELL是提供ESD測量或發生時去產生一個電流需洩的路徑,所以即使你從PAD看進去是看到電阻,你還是需要ESD的CELL。而電阻的作用是在保護你從PAD看進去的東西。
2#
發表於 2010-5-14 15:01:16 | 顯示全部樓層
這個問題需要先從MOS的結構說明,因為現今CMOS一般為LDD的架構,而此架構會在 MOS的 drain and source端產生一個尖端(看剖面圖即可了解),當ESD發生時電荷會聚集在這個尖端並造成放電,結果就會將
# s9 i4 |$ x2 t: H7 q1 h% zGATE打穿,所以未了避免這種情況發生,在最不讓費成本的情況下就是將Drain與gate的距離拉開

評分

參與人數 1感謝 +2 收起 理由
crystal_blue + 2 有用的資訊

查看全部評分

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-17 01:51 AM , Processed in 0.117514 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表