Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 15444|回復: 24
打印 上一主題 下一主題

[問題求助] 請問xc2v4000+(FPGA)

[複製鏈接]
1#
發表於 2007-5-20 18:32:36 | 顯示全部樓層
FPGA直接燒錄的話如果重開機, 就要再燒一次
2 O7 W, i& D$ L5 r( p7 |. j* m, q如果是燒到flash的話 每次開機就會從flash讀到fpga % ]' T9 A5 _7 h8 p7 a
FPGA就不用重燒啦0 V$ ~$ b! Y! |/ g) E2 \$ Q- }
* @7 d4 t6 A7 K/ c5 E6 d* }
燒到flash 和FPGA的電路檔相同 ,但是要燒到flash必須先燒一個flash 載入的控制電路到FPGA4 N: b# I" c2 y

! U! w0 ^. e/ y8 e, b( Y6 @" S燒到flash的電路檔 只要位址沒有重複應該不會被蓋掉9 A3 h5 W9 Z( b+ x- q
+ l) t' W0 c; M. F3 r, Q
[ 本帖最後由 masonchung 於 2007-5-20 06:36 PM 編輯 ]

評分

參與人數 1 +5 收起 理由
happpyend + 5 Good answer!

查看全部評分

2#
發表於 2007-5-20 19:56:35 | 顯示全部樓層
這跟你版子上 Flash的型號有關係  ^# P  B1 m0 b9 E

9 K) {1 J- L3 h5 [5 h* ?/ j3 S: q3 h一般有個default 檔 : LM_flash_load.bit

評分

參與人數 1 +5 收起 理由
happpyend + 5 Good answer!

查看全部評分

3#
發表於 2007-5-20 21:23:02 | 顯示全部樓層
假設 flash 之 memory mapping 在 0x200000# k: q( _+ v; F" Q: H& g
至於LM_flash_load.bit 請你找找 .brd 檔範例 有兩個以上SequenceLength的,用他的Step1 File
1 n8 {( O4 Q# E6 O# O* P! w0 K8 r& T, ultxc2v4000_102c_xc2v6000_via_build1.bit ==> 這個應該是$ i  O! |& b/ O: O
/ g- p) R0 \' }# n9 H- T- {9 H4 i8 c+ L
[General]3 ?* N  }% j( {7 u. ~6 Z
Name =  Download to flash (Addrress 0x200000)' q; @! Y& O. _7 Q+ r
Priority = 1- {5 L7 n* P$ E+ E# |4 T% [

7 d  N0 V# z; N9 L6 v4 [8 N[ScanChain]
/ N6 _4 R! Q0 ^- eTAPs = 2/ c: J7 P6 F7 m- d
TAP0 = XC2V6000
$ M4 R8 g3 ^1 Z( T6 d( G- rTAP1 = XC9572XL
3 i/ W* l* Z1 C! p/ T3 i& o* H: k
+ C) d# {$ q  b! I7 _0 Z+ D[Program]
$ k  Z! M7 x1 _SequenceLength =3- b! m; |( ?8 n5 Y% C; w
Step1Method    = Virtex2: Y0 u& t( V; q: \3 }
Step1TAP       = 0
+ y& _8 J6 q( u5 y0 L0 M+ Y5 PStep1File      = ../LM_flash_load.bit& |6 N$ q( B. B
Step2Method    = IntelFlash& b/ [) z$ u* |1 A: ]( B0 `
Step2TAP       = 0x200000
; J0 ?. u/ u: X+ Q3 _Step2File      = register1.bit% p5 u8 [3 ]1 g7 K- ], A. l2 K% \
Step3Method    = IntelFlashVerify
6 a2 M1 ]9 n4 |- s( h3 yStep3TAP       = 0x200000& X# A5 u8 ]7 \
Step3File      = register1.bit
, P$ H, ?7 M3 u2 X( O
- Q/ i# n- ^% l: ^( G[ 本帖最後由 masonchung 於 2007-5-20 09:28 PM 編輯 ]

評分

參與人數 1 +5 收起 理由
happpyend + 5 Poor answer!

查看全部評分

4#
發表於 2007-5-20 21:57:13 | 顯示全部樓層
應該是 flash 的 Memory mapping 不對; C; A8 K" ?1 i3 B7 w
' y! ?0 l. t$ p" E  _$ ], O* J
你這種設定是
$ [/ I5 w  ~/ e( k- I) V- `FPGA ==> 0x0000001 i9 U: ?* i; n+ s, {/ P
Flash  ==> 0x400000
' n+ C" ]" N* @8 i% }9 u2 n. I3 Q1 b9 ?4 R" H- J4 l6 `
Check 一下你的 Memory mapping 設定檔...
5#
發表於 2007-5-20 23:05:32 | 顯示全部樓層
[General]
- s. F+ u6 f% x/ J+ v2 {6 oName =  Download to flash (Addrress 0x400000)
) z' g& A7 d8 g% D# q+ I% lPriority = 1/ A) b  F: `/ i6 Y& U
4 G! e1 w1 K6 n( F. G
[ScanChain]
2 z/ W! G& o3 w. C6 GTAPs = 2
9 p* t3 a; c  uTAP0 = XC2V6000( a# i0 z  ?! Q1 ^% S9 T
TAP1 = XC9572XL
; l: I3 {- ^! t5 h4 t. Y6 X7 O+ g
% R, g/ {& `4 e2 U5 F[Program]
0 I) t( ~7 [7 J  T) T/ ?SequenceLength =36 v; R* z4 i+ {; v4 k- O. s  o
Step1Method    = Virtex2
# F% P; s* ~$ B2 j) vStep1TAP       = 0              * M/ m  O0 T! ?8 P( K/ A' }
Step1File      = ../LM_flash_load.bit <==控制Flash開機後載入電路到FPGA (Logic Module)
3 s/ u3 y  A0 @. w2 ?Step2Method    = IntelFlash <== 只是Flash廠牌代號. F* G8 Z1 F. {5 t) _
Step2TAP       = 0x400000  <== Flash位置
7 x& j: X+ ?% [8 o0 aStep2File      = register1.bit1 {* |4 ^$ A# Q3 t+ j, v8 N, U
Step3Method    = IntelFlashVerify <== 檢查電路有無燒好用
7 R, R3 D. ^! u- ?( D( {Step3TAP       = 0x400000 <== Flash位置2 e: {) L/ J( A6 p" y0 q' d3 v
Step3File      = register1.bit
9 b  B5 n0 y# b) ]
2 o& L" n6 P9 p% Q看來你要改S2成第二種設定 [1] OFF  [2] ON
3 X& c. P  C& A, C
: o- z) ]$ `3 s7 [[ 本帖最後由 masonchung 於 2007-5-20 11:12 PM 編輯 ]
6#
發表於 2007-5-20 23:59:28 | 顯示全部樓層
我記得有個Memory Mapping 的設定檔 和你的版子有關係
6 M; t( @0 `. |! P& A但是一時想不起來啥名稱 好像是.arm 還是啥的...
7#
發表於 2007-5-22 19:05:00 | 顯示全部樓層
你找到原創了,就是醬子~~~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-16 05:41 PM , Processed in 0.133017 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表