設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › SOC/IP發展討論區 › 關於 合成 指令 clk_latence 的請益
返回列表 發新帖
查看: 5738|回復: 3
打印 上一主題 下一主題

[問題求助] 關於 合成 指令 clk_latence 的請益

[複製鏈接]
1#
發表於 2009-6-11 21:59:32 | 顯示全部樓層
試一下6 {0 m; N. a5 J0 G9 y& b9 J' g
set_clock_latency -source 0.375  [get_pins clk_generator/clk1]+ M7 j5 i, F: @* q4 |% S1 S
set_clock_latency -source 0.75  [get_pins clk_generator/clk2]2 U$ a6 ^3 ^; ]* t9 r+ r8 M1 g
set_clock_latency -source 1.125  [get_pins clk_generator/clk3]. m) d3 D: p4 \4 z7 A1 Y4 {

! w. |3 t/ y! j. t3 G- h# |! a你的寫法是給下一級的constrain
% {& z# o2 M& t2 a' F4 Z4 P
2 o$ T& J- f9 K; r$ G9 Z" Z有錯請指正
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-8 05:17 PM , Processed in 0.165521 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表