想作佈局工程師是否英文一定要中等以上

m851055

大約需要看董6-7成，甚至要全懂，因為foundary之DRC/ERC/LVS/Design guide......都是英文，所以英文要加強，
! B3 A. r$ T! K2 X) [& m; F不過大部分資料都是看圖說故事，所以還好，不用太擔心。
& A, E* s2 E3 V
另外反正不懂就問，管它是甚麼問題，問懂了問會了就是自己的技術，千萬不要不好意思，如果你不將問題說出來，大家都以為你會了，那才是糟糕，所以不會就問。
, C* B% O9 V& b+ G+ B/ \# K
* }* d) r, K& K4 m% G另外畫layout的人，一般都要會autocad，這是肯定的，所以有空就學一下2D製圖。

m851055

因為wafer map、IC AK、wafer AK、dicing AK....等繪制，一般都是以autocad處理，而且速度快很多。
; X6 T* X+ F8 L5 Z
5 m. s5 g, H  J, `% i2 I一般畫layout的人只要學2D就夠了。
: C: z$ c$ E4 O0 J6 L
學電子電機的老師一般都不會所以都沒教沒開課，而且現在的老師都教的很淺，比如只教tanner L-edit如何畫(我想知要小畫家會用，一定會畫)，卻不會教(我問過很多人都不會)DRC/LVS/cross-section的command files撰寫，只教你如何用(會用的人一大堆了)，所以對剛出社會的人真正要學的還很多。
1 {6 g! M& C- {, {# V4 X2 G1 [1 }
* X! w9 c. |! o8 F另外tanner軟體也一定要會，因為TSMC也引進上百套，所以未來cadence可能生存空間會壓縮，畢竟使用不方便。
' C2 `. @: L$ d/ k  P# W2 K
還有cross-section也一定要會，一般在平面layout上找不到的IC失效問題，大部分可以透過cross-section找到。而且做SEM(一般看公司情況，有外包或自己做)時才不會都看不懂(提供幾個名稱給你參考FOX、GOX、IMD、PMD、BPSG)。

以上是相關經驗供你參考。