請問一下有關Tanner的教材

君婷 · 發表於 2007-8-20 11:34:09

謝永瑞著作的VLSI概論修訂三版有專門介紹TANNER TOOLS使用厚度佔了4分之一粉厚><
你可以參考看看! 因為小妹我開學後學校有開這門課用這本書上= =
但沒有畫實際的操作例子只是介紹各軟體設定及操作畫面各指令的介紹並非唐經洲出的書皆以實作過程為例喔!

[ 本帖最後由君婷於 2007-8-20 11:36 AM 編輯 ]

君婷 · 發表於 2007-9-24 21:11:13

請問一下
我用L-EDIT建好了反相器然後export netlist 出網路檔 *.sp ，然後我想跑T-SPICE作pri-sim出現Missing model declaration for "PMOS"的訊息，表示PMOS沒有宣告不知是為何?
這是我轉網路檔時的.sp內容如下：
------------------------------------------------------------------
* SPICE netlist written by S-Edit Win32 7.03
* Written on Sep 24, 2007 at 20:43:34

* Waveform probing commands
.probe
.probe noise dn(*,TOT)
.acmodel {*}
.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"
+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
+ probetopmodule="INV"
* Main circuit: INV
M1 Y A Gnd Gnd NMOS L=0.5u W=1u AD=66p PD=24u AS=66p PS=24u
M2 Y A Vdd Vdd PMOS L=0.5u W=2u AD=66p PD=24u AS=66p PS=24u
* End of main circuit: INV
--------------------------------------------------
然後我只是再裡面隨便一行的位置加入這2項指令
IVA A Gnd BIT ({0101} pw=20n lt=10n ht=10n rt=1n ft=1n)
.tran/op 1n 40n method=bdf
-----------------------------------------
1個是宣告輸入訊號va
1個是要求作暫態分析
但不管加入在那一行，跑t-spice仍出現pmos沒有宣告的訊息，小妹只有謝永瑞的書，他的書只有寫利用呼叫指令的方式來呼叫出所要的分析種類並沒寫網路檔本身還要修改什麼!
有會使用tanner tools的大大能幫忙指正一下嗎謝謝唷^^

君婷 · 發表於 2007-9-24 23:51:00

非常謝謝您，另外有一點點問題請教!
.op 不太懂是什麼意思? 我試過有加與沒加波形都沒什麼變化!
AD PD AS PS 這些mos的參數謝永瑞的書並沒介紹，請問這些到底是什麼?還有那裡有計算的教學呢?
----------------
用t-spice作pri-sim 似乎仍要看書才知要宣告及修改那些部份吧並非直接呼叫想分析的指令吧?

宣告觀察點、宣告電源、宣告輸入訊號、宣告.op 這5項不管作什麼形態分析都是一定要宣告加入的吧?
然後看想要作什麼種類的分析就一直修改輸入訊號的宣告就好是這樣吧?

跑spice也產生一個錯誤的警告可能是指AD PD AS PS 這些的設定問題吧...

[ 本帖最後由君婷於 2007-9-25 12:09 AM 編輯 ]

君婷 · 發表於 2007-9-25 17:15:39

可以請問一下tanner pro的design rule 檔要去那查嗎? 因為我跑drc時太多錯誤且我根本就不知各層材質的間距和寬度大小及  這是多少微米的製程  用TSMC 0.6u  還是UMC 0.5u 根本都不知呢!
能麻煩大大有空時能回答嗎  謝謝唷^^
還有其錯誤訊息也沒寫各材質的間距寬度大小至少要多少也都沒寫...  而calibre 驗証軟體跑drc卻都有寫，所以使我很困擾謝謝!

[ 本帖最後由君婷於 2007-9-25 05:17 PM 編輯 ]

君婷 · 發表於 2007-9-26 00:27:37

謝謝您的回應!
小妹另外想請教一下，小妹使用的L-EDIT是9.0版本的。
但想問一下，active 與n diff、 p diff 不是都是指擴散層嗎?
比如像我畫一個反相器 nmos的擴散層不是要用 n diff 而pmos用 p diff來畫，而active 是何時才用到地? 能回答一下嗎....
還有我找不到p+(pimp)及n+(nimp) ，thin oxide(THIN) 這3個材質呢
我是看7.0版本的網路教學(使用UMC 0.5UM製程)
裡面有p+(pimp)及n+(nimp) ，thin oxide(THIN) 這3個材質。其中以THIN(氧化層) 來代替diffusion來畫，所以教學中也沒有diffusion這材質!

不好意思能麻煩大大有空時能回答我怎分辯擴散層要用那個畫及active是畫什麼才用到地謝謝喔^^

[ 本帖最後由君婷於 2007-9-26 12:29 AM 編輯 ]

君婷 · 發表於 2007-9-27 23:25:51

問題終於解決囉且畫完一個DRC通過的反相器，真的非常謝謝大大您^^
畫的過程中也了解錯誤訊息表達的意思，cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息反而只能看懂部份文字而已，這一點反而 L-EDIT DRC較容易理解  合適初學者捏><
另外因為小妹是從大陸網站下載軟體地，所以那些說明檔全沒附給我.... 無法看說明。
所以當然也沒有T-SPICE的說明檔，而小妹自已借台科大出版社的書來研究，只是裡面對於power 的測量並沒寫清楚怎設捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。
但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤，我看台科大及謝永瑞的書都沒寫清楚怎設捏.....
至於廖預評的書暫時借不到，所以能麻煩大大  有空時再回答這點好嗎  謝謝你囉^^

君婷 · 發表於 2007-9-28 10:51:34

小妹對於lvs使用上也有問題想請教，因為出現錯誤訊息不知為何無法跑!
訊息：the file is binary,LVS can not perfrom iteration
-----------------------
不懂為何說我檔案是2進制檔不能重覆執行.....
我在LVS Setup 設定畫面中
layout netlist項：選擇 .spc檔(佈局後轉出的netlist檔，並且"只"加入include命令，其中去掉模型檔案路徑且改成單引號包住)

schematic netlist項：.sp(L-EDIT轉出的netlist檔，並且"只"加入include命令，其中去掉模型檔案路徑且改成單引號包住)

output file項：就隨意選擇1個存放目錄自已命名要儲存的結果檔名 .out
----------------------------------------
然後跑LVS 則出現如此錯誤訊息  不知為何?
我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄避免LVS執行時找不到file  但也沒用!
所以能麻煩有大大  可否告知我這是什麼原因  謝謝唷^^
因為我大略只剩LVS 還不會使用 ^^

君婷 · 發表於 2007-9-29 22:34:21

謝謝!
我的S-EDIT轉出的netlist檔名為INV.sp    ;    大寫檔名
      L-EDIT轉出的檔名為inv.spc ;  小寫檔名
2個檔案存放位置在LVS資料夾下;
INV.sp netlist及我加入的command如下：-----------------------------------------------------
* SPICE netlist written by S-Edit Win32 7.03
* Written on Sep 29, 2007 at 22:01:15

* Waveform probing commands
.probe
.probe noise dn(*,TOT)
.acmodel {*}
.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"
+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
+ probetopmodule="INV"
.include 'ml2_125.md'

* Main circuit: INV
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
* End of main circuit: INV
----------------------------------------------
我只在裡面加入.include 'ml2_125.md'       這一行令命而已。

inv.spc  netlist及所加入的command如下：------------------------------------------------
* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;
* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb
* Cell:  inv Version 1.15
* Extract Definition File:  ..\Samples\SPR\example1\lights.ext
* Extract Date and Time:  09/29/2007 - 21:59

* Warning:  Layers with Unassigned AREA Capacitance.
* <

Base Resistor ID>
* <

Diff Resistor ID>
* <N Diff Resistor ID>
* <

oly2 Resistor ID>
* <

oly Resistor ID>
* <

MOS Capacitor ID>
* <NMOS Capacitor ID>
* <N Well Resistor ID>
* Warning: Layers with Unassigned FRINGE Capacitance.
* <

Base Resistor ID>
* <

Diff Resistor ID>
* <N Diff Resistor ID>
* <

oly2 Resistor ID>
* <

oly Resistor ID>
* <

MOS Capacitor ID>
* <NMOS Capacitor ID>
* <

oly1-Poly2 Capacitor ID>
* <

ad Comment>
* <N Well Resistor ID>
* Warning: Layers with Zero Resistance.
* <

Base Resistor ID>
* <

MOS Capacitor ID>
* <NMOS Capacitor ID>
* <

oly1-Poly2 Capacitor ID>
* <

ad Comment>

* NODE NAME ALIASES
*    1 = A (4.5,-6)
*    2 = Y (17,-5.5)
*    3 = GND (21,-23.5)
*    4 = VDD (21,17)

.include 'ml2_125.md'
M1 Y A VDD VDD PMOS L=2u W=9u
* M1 DRAIN GATE SOURCE BULK (14 1 16 10)
M2 Y A GND GND NMOS L=2u W=5u
* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9)

* Total Nodes: 4
* Total Elements: 2
* Total Number of Shorted Elements not written to the SPICE file: 0
* Extract Elapsed Time: 0 seconds
.END
----------------------------------------------
我也只加入.include 'ml2_125.md'  這行命令而已

麻煩大大有空時看一下唷，在此先謝謝您^^

[ 本帖最後由君婷於 2007-9-29 10:36 PM 編輯 ]

君婷 · 發表於 2007-9-30 23:31:52

您好
您是指schematic轉出的netlist 檔中  ，其中加入的.include 'ml2_125.md' delete 還要再加delete 指令，而我試過沒有空格開來都仍一樣錯誤訊息無法跑。
我現在不知是不是自已跑LVS有設定上的錯誤，我操作方法如下：

開啟新檔、LVS setup，在input畫面中的layout netlist選項  選擇inv.spc
                                                            schematic netlist選項  選擇INV.sp
                                       在output畫面中output file選項打勾並輸入要轉出檔案的存放路
                                                                                                                        徑與檔名    .out

                                          overwrite  existing  output files 也打勾
最後直接執行F5 來RUN

不知是不是操作上有誤  ，是的話麻煩糾正謝謝喔^^

君婷 · 發表於 2007-10-2 23:53:07

謝謝m851055的協助^^
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何畫電路圖及符號及佈局圖和跑spice到轉出gds檔結束!
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書，再加上謝永瑞一本，終於學會第2套tools基本的使用，同時L-EDIT 中跑DRC的design rule 說明的很清楚那邊的材質有什麼佈局上的錯誤，目前就僅差在LVS錯誤訊息不太會看!

學了2套tools後，想對樓上的黑天使說，tanner tools 真的對初學者很容易學習，只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先，接著再照台科大教科書操作  很快就能了解整過流程!
因為tanner tools的教科書其實寫的很齊全，但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程，而趙敦華的寫的很簡略!

小妹僅希望會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書，甚至介紹cadence 的command file如何撰寫，這樣大家不就可以像學tanner 一樣邊自修邊問人嗎^^
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多，希望還有第2本以上初學者聖經 ><
大家就不用花錢特地去培訓....

君婷 · 發表於 2007-10-15 10:12:09

m851055大大
請問一下不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息：
could not run simulation.
please check your dependencies.
然後出現過一次後下次再按run 之後皆沒跑模擬的訊息，最下方的狀態列中該檔案的status顯示
queued 的狀態。
不知是那裡有問題跑T-SPICE時都直接出現queued 的狀態，過程中並沒跑SPICE的訊息

麻煩有空時能回答一下嗎謝謝唷^^

君婷 · 發表於 2007-10-15 12:03:47

抱歉已解決了!
僅是小妹在T-SPICE 環境設定上的錯誤才發生此問題! 不打擾大大了謝謝^^

君婷 · 發表於 2007-10-16 06:24:25

小妹想請教一下關於T-SPICE 使用 POWER的量測設定上不是要設電源名稱和量測的起始、終止時間嗎?
但小妹下指令如下：
.power vdd 0ns 100ns
跑完後並沒量測power的訊息，小妹是想請教電源名稱那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!
麻煩大大們有空的話請說明一下謝謝唷^^

君婷 · 發表於 2007-10-23 20:35:04

不好意思喔^^
不知可否請問一下 tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中開啟新的L-EDIT檔案並作基本設定所套入的範例檔案之設定乃是2um製程的，因為我看裡面設計規則poly最小寬度為2um。小妹想請問一下試用版的裡面有UMC 0.5UM製程的範例檔案讓你能載入它的製程來進行0.5UM 佈局嗎?
如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們可以的話麻煩告知一下好嗎謝謝唷^^ (老師跟本不說都說等到下學期開課時就會教你，明年就畢業了實際上課才3個月)

		自動登錄	找回密碼
密碼			申請會員

[問題求助] 請問一下有關Tanner的教材