|
|
你可以看看謝永瑞寫的vlsi概論 這本繁體書的介紹吧@@; V2 N5 [' ~- M! Z X8 o
最簡單的一句話就是：探討vdd與vss短路的現象!
; N+ V5 N$ _. _5 f8 W H& z; d因為電路裡面因寄生電阻而產生寄生電路，而從寄生電路中可發現若寄生電阻越大將會使得vdd與vss之間的2棵TTL電晶體導通電流越大，於是當非常大時 vdd到vss之間已形同短路，這時就稱為latch-up 。
) l4 x" I7 d( D2 E6 ?6 n; t書上有畫它的寄生電路給你看，你看了就懂了!) }, _1 S& e0 o* d
而為了降低此現象發生的可能性，則是想辦法降低其寄生電阻，書上就有提到佈局中用5種以上方法的介紹!, l( u9 w8 x) W# c1 |( B" D/ J
; A) |$ b/ g, C
不過我很好奇的是，不管是什麼現象問題 ，最後不是只要看post-sim波形好不好 就行了?
& h0 c$ D4 {: ?5 U如果發生latch-up或其它初學者所不知的現象，我想跑post-sim時波形應該就會明顯的有問題才對! 所以畫 layout就是要想辦法把post-sim給跑的好就較不用懷疑會不會還產生什麼現象，只是畫很大電路時 這layout技巧 就是最主要的學問了..." S0 k6 c3 L9 ~ a
以上是小妹個人 看法，如有誤 請幫忙糾正 謝謝><1 c( s4 G; L, E' n4 @) C1 V' D
3 H( v* `4 F8 H
另外像latch-up現象若發生，但你跑drc、lvs應該就不可能過了阿@@
' u3 m9 S3 u5 B" W3 ]/ v' W
+ W4 W7 ~6 s' b- q. ^* @% m" ?- b[ 本帖最後由 君婷 於 2007-11-13 08:47 AM 編輯 ] |
|
IP卡
狗仔卡
發表於 2007-11-13 08:44:14
顯身卡