|
智原科技發表0.13um miniIO,可節省高達40%的晶片面積,並兼具穩固的ESD效能
【台灣 新竹,加州 桑尼維爾】2009年3月18日 0 S W" J. i0 n1 z0 w
+ A: C# ~) U: v H! vASIC 設計服務暨 IP 研發銷售領導廠商 ─智原科技 (Faraday Technology, TAIEX: 3035)於今日發表0.13um的創新IO--miniIO™。相較於一般IO pad,miniIO™的優勢在於可大幅節省所需要的面積。就一般200個接腳的IO pad設計為例,miniIO™可減少的面積即達40%以上。同時,在兼具穩固的ESD效能情況下,仍能保有相同的程式化IO功能。智原的miniIO™ 已經通過完整的矽驗證,並開始供應給IC設計廠商。; w% d* K9 w* n1 V! F5 ~7 Z
8 J5 ^& u. D. s. M2 `0 p# b而除了大幅節省晶片面積之外,智原的miniIO™亦符合封裝廠一向最嚴苛的pad 間距作業標準: 交錯miniIO™ 僅達25um的cell寬度,所以十分適合運用在許多pad-limit的設計上,尤其是目前日趨精密與複雜的單晶片系統(SoC)設計。此外,miniIO™的低輸入/輸出電容更可降低IO的切換功率,進而減少整體功率損耗,達到更高的速度。
T: d, y+ C+ e, M
Q. T" |0 L, {( j5 s$ i智原科技研發處長陳治弘表示:「從0.18um開始,智原即致力於提供完整的mini IO™系列,並已有效協助許多客戶減少晶片面積,獲得市場上的高度認同。而智原憑藉多年在技術及市場方面的成功經驗,相信目前推出的0.13um IO--miniIO™以及即將在Q2完成驗證的90nm及65nm、55nm的miniIO™ 系列,將持續協助客戶設計出具競爭力與高度差異化的產品。」
! R) ~% F# R' D: Z* d6 ^5 O: m" n0 ^3 [% Z9 @- r
智原科技策略長王國雍接著表示:「這次在0.13um製程技術下推出的miniIO™,仍然延續著我們在0.18um技術與市場上獲得的高度評價,不但能真正滿足客戶需求,協助他們解決以往pad-limit設計以及ESD效能無法兼顧的兩難問題,甚至進一步改善了他們產品的可靠度與提升整體效能!綜觀智原在miniIO™的佈局以及目前所獲得的實績看來,0.18um以及0.13um miniIO™的高度競爭力,已經逐漸推升智原成為市場上miniIO™系列的專業領先供應商!這也是造成目前智原90nm、65nm以及55nm miniIO™ 系列,尚未推出,即接獲客戶高度洽詢的主要原因!」# |! U. g; b: g- w
: _: v% b! z4 I2 Y
供貨時程
. N7 M7 i g' Y5 x6 o& U8 k) B' r( n智原的0.13um miniIO™現已可對外供應,並支援BOAC。90nm miniIO™將於4月間推出;65nm/55nm則會在6月問市。 |
|