Chip123 科技應用創新平台

標題: 如何計算DAC的settling time [打印本頁]
作者: louisli    時間: 2007-10-4 10:17 PM
標題: 如何計算DAC的settling time
請問各位大大,DAC的SETTLING TIME 如何模擬? 我所知的是用HSPICE的PWL語法來模擬,但模擬之後是要如何去計算DAC的SETTLING TIME,謝謝!
作者: monkeybad    時間: 2007-10-9 01:37 PM
請問你指的SETTLING TIME是說 DAC從一個code跳到另一個code的時間嗎?
9 A0 m8 u6 g4 k6 _假如是的話 就是下.tran下去看就可以了吧!
作者: sjhor    時間: 2007-10-9 03:04 PM
原帖由 monkeybad 於 2007-10-9 01:37 PM 發表 - z# o( y7 C! `
請問你指的SETTLING TIME是說 DAC從一個code跳到另一個code的時間嗎?
1 I+ d: u4 c+ s2 F3 _假如是的話 就是下.tran下去看就可以了吧!

3 `" q4 t5 F$ n1 X- t. W  p
& O; o6 ^" v1 g# k1 W) A0 t同意以上的說法!0 s$ N0 z7 l6 _* k9 H  J7 Y
但通常  settling time 我們會看最 worst case 的情況!
8 ~6 O+ p% H! e& g3 i: V8 h而且 Settling time 計算的時間必須到 1/2 LSB 的範圍內!!
作者: louisli    時間: 2007-10-9 04:03 PM
謝謝兩位大大的回答,大大所指的最壞情況應該是指以4bit來說是指0111~1000嗎?
5 j( B6 i" j3 K在模擬方面我也是下.tran去看輸出波形,但我點不懂的是要看所謂的1/2LSB是要如何去計算1/2LSB的範圍,範圍是指跑出來的波形經由上升時間之後,可能會有一點的突波,那是指突波效應之後穩定的時間嗎?謝謝!
作者: 李鐏鐶    時間: 2007-10-9 08:11 PM
不管是over-damped或是under-damped,( d  l, v2 `; }" z1 H( L/ X6 Q+ {
settling time是指從原本code的穩定電壓,. }1 l2 `8 m2 j+ [. F! ~
跳到下個code穩定電壓+-0.5LSB範圍內所需要的時間,
9 @) W1 z9 u; X( n) A) Y* O4 b也就是說, settling time之後的時間,% \. o5 ?9 h9 o) T1 i, n
輸出電壓一定要保持在最終電壓+-0.5LSB的範圍內.
# S1 o- J4 }* t6 o( J0 e如果輸出電壓還是會跳離這個範圍,5 X( U3 b" C" H% I' Y
那就代表settling time還不到, 還要往後拉.
! E& f$ O' \2 v0 ^* R) N, D6 T* `; u- G/ Z& f
用一個簡單的電阻 (R) 加電容 (C) 電路來說,
  T- }  \6 l9 C" E) i, G如果Vref = 1v, 4-bit resolution,0 ?3 P( \! x6 M6 {* @1 n4 D& a
0.5LSB = 1v/2*2^4 = 0.031v,5 p0 l( E- F7 J4 h8 V
如果輸入是1-u(t)(時間點0之前是1v, 時間點0之後是0v),
' A" w* T- J1 r: O輸出就會是e(-t/T) (T=RC) (時間點0之前是1v, 時間點0之後會慢慢衰減, 最終電壓0v)4 f& L) R4 N/ X  x" x* z$ S6 B
t=0T => out=1v
: |2 `. E9 |  w& O3 |t=1T => out=0.368v& g' }  g1 |4 T+ s8 S3 U1 d
t=2T => out=0.135v0 S' ?  W9 P! z5 u' ^
t=3T => out=0.050v
( M1 R, j0 o7 D/ }# ]/ ot=3.5T => out=0.030v
+ H7 d( Z! t2 B5 O: B+ Qt=4T => out=0.018v
9 }4 ^# `; g9 z) q) i  W所以settling time大概是3.5T.
. D$ f0 V. o8 J. O1 w) ], q0 ~
* O( E) `1 s' v: f% y就這樣簡單的電路, 有個簡單的公式可以使用:) }9 L+ Z4 J' E, s/ T% ~4 U
settling time = T * (resolution + 1) / 1.4$ a2 F8 w* P# H: b* Q# o
以這個例子而言, settling time = T * (4 + 1) / 1.4 = 3.5T
6 I: b* N$ K4 L* `3 Bn.n
作者: finster    時間: 2007-10-9 10:46 PM
補充回答一下:
( G  F! E/ T7 \+ G3 ~4 {/ k: C5 v所謂4-bit中最worse case的情況是指在一個cycle中從0000 --> 1111才是最worse的情況
作者: orcad    時間: 2007-10-16 08:16 PM
thanks..很受用...................
作者: hujiaomianhao    時間: 2012-12-13 04:31 PM
thanks!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!...............



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2