Chip123 科技應用創新平台

標題: 請問TSMC 0.35的電阻畫法 [打印本頁]
作者: louisli    時間: 2007-9-21 09:53 AM
標題: 請問TSMC 0.35的電阻畫法
請問各位LAYOUT高手:我目前是在研究類比電路的學生,但在劃電阻時碰到一些困難,就是在TSMC的電阻劃法上,不知道如何去佈局電阻的LAYOUT,還有要如何在LAYOUT的過程中,如何去考量電阻的阻值,是用電阻的公式算嗎? 謝謝!
作者: kokokiki    時間: 2007-9-21 10:45 AM
電阻的layout多使用一個方格是多少個阻抗,所以串N個方格,則阻值X N,但電阻不能串太多方格,則其L與W差太多,電阻
/ L* D8 B. u- {1 k變化太大,其四週需要有dummy相同材質的電阻.
作者: louisli    時間: 2007-9-21 11:08 AM
謝謝大大的回答,但我還想問的是大大所指的方格是指？ 還有大大所說的dummy可以用TSMC所提供的dummy嗎？謝謝!
作者: louisli    時間: 2007-9-21 11:32 AM
在請問大大,剛在一些參考文獻中,所提到的電阻值的計算公式,R=RSXL/W,那RS所指的是指什麼？剛剛查到大大所說的方格是指L與W所構成的方格嗎？
作者: ywliaob    時間: 2007-9-21 11:53 AM
RS 是接觸片電阻(sheet resistance) = 電阻係數x電阻厚度(深度)
3 X1 `; E  k  K% A, n+ b! p通常晶圓廠會提供 RS 的大小 以方便使用者去設計所需的電阻
5 v) B9 j  V# _. zR=Rsx(L/W) 只要估算layout的L/W就可以知道電阻的大概值
0 [- g- S* O+ g, Bdummy 的需求是怕因為layout面積太大或太小 造成製程變異太大 所以需要加上dummy pattern
' ^/ |% t. t6 W5 I3 p, g一般晶圓廠也會建議dummy pattern的畫法 但不一定要遵照) P- B% W' ~2 O; E" ]. z& o
/ ~' F; [, r( V" F

# h! t" u% z' R- N; a$ ]) vPS: R=電阻係數 x(L/A)=電阻係數x(L/Wxt)
  ?5 n* f* S! b/ c     =(電阻係數/t)x(L/W)0 v' r' c; }2 n* X  J
     =Rs x (L/W) 3 M0 j$ H+ [; `3 I9 ^/ u4 K
或者可以想成當L＝W時（方格)  R＝Rs % C( y# C, C  M( J
當10個方格連在一起 R＝10Rs
作者: louisli    時間: 2007-9-21 12:05 PM
謝謝大大的回覆,但想在請問大大說那那個晶圓廠提供的RS大小要從那裡可以得知這樣的訊息,謝謝!
作者: 小朱仔    時間: 2007-9-21 12:36 PM
原帖由 louisli 於 2007-9-21 12:05 PM 發表 6 r3 y# {' C2 @  z3 ~5 L3 o9 ~4 f
謝謝大大的回覆,但想在請問大大說那那個晶圓廠提供的RS大小要從那裡可以得知這樣的訊息,謝謝!

/ i9 ^* z' t0 q& ~" d
. I$ T" K: _3 B; b9 w  I3 H5 f. ?* b每個晶圓廠都有提供SPICE Model,SPICE Model內就會有提供Resistance Table,裡面會有sheet resistance,找看看吧~~
作者: wlyi0928    時間: 2007-9-23 12:12 AM
TSMC 0.35 um 電阻的畫法嘛~~~- H2 A) d6 P, l
嗯嗯, 用POLY2吧, TSMC 0.35 process 看起來只有POLY2能認得到,
3 _& ~2 g* Y' `6 T. P0 X4 H其實也不用去看SPICE Model,% ~! E4 B* q% H, C1 x0 H4 A% b* C5 X
只要看POLY2 design rule和Calibre LVS Command File就夠了,
4 R3 u8 P8 {; c# q" b4 a; b先送個消息給您: POLY2的sheet resistance為50 ohm/square,
" s2 G, w; v9 b0 d  ~  o% k其它的最小width多少啦...etc...等等的資訊, 就請您找找Design Rule了, 裡面有寫, 我確定!!& A4 z6 E* c8 R: }) y- i8 G# Z
* Y' W7 U! s) C$ }# @
一點點經驗, 希望對您有幫助!!
作者: ywliaob    時間: 2007-9-24 06:17 PM
要有poly2 是要用mixed mode製程才有提供 一般製程沒有poly2可用- u0 X1 a3 x; V% J5 W" c, P8 Y% Q7 k
NW 跟 N+ 還有poly 不能用來當電阻嗎?
作者: kokokiki    時間: 2007-9-25 07:26 AM
可以,但N+ P+ & NW 為且有junction的電阻,所以要考慮電阻之間距離及junction break-down 電壓的問題,poly1為
6 f2 k) _- d$ v6 Y; y非junction電阻,之間的距離,可以使用較小的rule,但其電阻較小.
. i4 F. P. J  n+ x還有N+ P+ NW & poly材質均為半導電阻,所以其個別均有電壓及溫度效應造成使用之時的電阻變化,所以電阻值是會改變
' e% X" ]# r9 x6 {' u的喔....
作者: Shouwei    時間: 2007-10-1 03:04 AM
有另外一個較快的方法，不過前提是您也是學校，然後有cic的權限' ?# e( b1 R8 [/ P0 M, G2 B
尋問工作站管理員，會有一種檔案名稱叫做pdk <<這只是關鍵字: A# w& H' D) }2 q/ Q6 O$ _
然後可利用virtuoso將其引入，引入之後，叫出來的電阻、電容、電晶體，就是官方畫好的7 Z- H1 `. w+ d6 T5 m- v' D
那如何引入到laker呢？$ d. w* f3 J5 U  E+ D) ~' g
很簡單，只要利用virtuoso的export>stream，將叫出來的電阻or電容等等，一種一個檔的方式，output成gds2的檔案. \- Z' ^4 t$ e+ R' ?. Q
再開啟laker import>stream 便可引入了，這是頗方便的小技巧，給您參考一下
作者: louisli    時間: 2007-10-3 01:09 PM
謝謝大大的回答,但上一位大大所說的pdk不是只能在TSMC的0.18製程操作,據我所知TSMC的0.35製程,電阻.電容好像要自己畫上去說
作者: Shouwei    時間: 2007-10-12 01:19 PM
原帖由 louisli 於 2007-10-3 01:09 PM 發表   F4 m9 N% C  C2 S# y
謝謝大大的回答,但上一位大大所說的pdk不是只能在TSMC的0.18製程操作,據我所知TSMC的0.35製程,電阻.電容好像要自己畫上去說

7 D- U' z. r: q& s* e, e; ~, R* i" j* Z* T# U
我查一下我手上的documents好了XD
* r7 a- k) Y/ G/ W. u可能真的是如您所說的，只有點18製程有
4 j! |* f& l( k, j& k$ M敝人當時的想法是想說點35跟點18一樣有PDK XD/ J; K5 A" H; ^6 X3 B

9 O. `2 t* g9 K% s如果真的沒有的話，建議用POLY電阻，誤差比較小7 e$ x2 _6 j) w( `0 O0 f
不過相對的，阻值也比較低* ]% Y  w& e! T; D# q8 [; K6 i
LVS的檔案裡面應該都有定義5 C3 a9 W) \5 j2 r( f  ~
最好是把LVS都印出來慢慢K XD 這樣對實力的進步，有很大的幫助
' Y# Q4 u# `# c9 ]+ ^, ~在下也要開始學著K LVS的定義了。。。
作者: yoyo20701    時間: 2007-10-15 03:51 AM
講的好詳細唷~~~本來不懂的問題現在大概知道囉~~多謝大大唷~; o% O8 W& T" T
多謝你的無私
作者: dacas922    時間: 2008-4-22 07:19 PM
電阻用L型shap~會比較好嗎?怎麼感覺怪怪的~到底是哪裡出錯
作者: markb    時間: 2009-1-8 04:31 PM
thank a lot!!!          受益良多！



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2