標題: 想請問一下設計mos的wenth跟length [打印本頁] 作者: yuiz 時間: 2007-9-15 12:17 AM 標題: 想請問一下設計mos的wenth跟length 最近一直在模擬paper上的電路，(也清楚了為何電路會這樣接)( ~; Y2 L+ H3 I: Z
好比說VCO，PLL的電路3 W. h) \% P7 K) e, a; d! M5 M
通常你們在設計nmos或pmos的時候，長寬比都怎麼去設計呢' u3 N& g& u3 U& d& @- S5 C
如果是以0.18um製成或0.35um的製程來說; p2 w2 `* ^( w6 P
不知道各位專家有沒有什麼建議或指導之類的.....作者: gengwd 時間: 2007-9-16 06:56 PM
根据工艺确定Length,然后根据MOS的功率和速度确定wenth。作者: sjhor 時間: 2007-9-19 10:31 AM
類比的世界 沒有 standard!!3 Q8 |: t- i* @
所有的 width & length 都是依照設計者的需求來設計!! " s- ?% c2 X1 I- I$ [所以 應該沒有人可以告訴你標準答案!! . Q0 [' e. Z* N: o0 v或許 有這麼一條 guide line 叫做 儘量不要用到 min. length/width!!1 b6 E, w3 H1 q
這是考慮到製程變異的時候!! 假如不 care 時 也是可以用的啦!! $ d$ S& d. C. t: l看你自己的需求唷!!作者: li202 時間: 2007-9-19 05:04 PM
L與W跟你的操作電流、頻率盛至跟溫度有關 ; E( y5 H, n7 ?( ^一般L的不要抓到min值,L大一點可以避掉製程size的變異 " g6 W7 ^9 ~/ Y( h+ n# b適當的W/L比例控制去抓Veff值比較好作者: 緣緣 時間: 2007-9-20 04:46 PM
一般在設計NMOS或PMOS，為了讓MOS在飽和區工作，以所需要的電流(Id)，再利用MOS飽和區電流公式Id=1/2 u Cox (W/L)(Vgs-Vt)2來估算W/L的比值， - c3 x2 a7 u8 y; T! n/ |另外，如果是0.35um的製程，表示L最小可以到0.35um，但建議不要用到最小，因為如果製程不穩，L很可能會跑掉，而造成電路Function功能不正常。作者: temes 時間: 2007-9-21 07:50 PM
比如W/L=12/60. 和这个20/30。match怎么看作者: wuwen 時間: 2007-10-26 01:49 PM
Sorry, I would say they are total mismatch!作者: twteng 時間: 2007-12-16 07:42 PM
一般類比電路的書籍(ex:Alan..)都會提到喔，大部分都是以OP當做例子，利用OP的規格去回推MOS的SIZE喔.作者: eeKuo 時間: 2007-12-16 11:11 PM
0.35um製程, 應該 L 都用0.35um , W可用10um或是5um,我在學HSPICE都是這樣設定的" T+ ~1 f5 V1 U% y. O0 ?7 v* C
但還是要看設計者啦作者: hycmos 時間: 2008-1-15 02:31 PM
看是類比還是數位電路,) L, G* `" T% Y+ P$ @& T
類比電路基于match的考慮,一般需要更大的L,: A: Q, A# A6 S+ J# k( a% P
數位電路基于經濟的考慮,會選取最小的L, 0.35um. 因為數位的處理電平都是0和1.作者: andywu 時間: 2008-1-15 04:55 PM
2樓的是REVERSE吧...- v$ N X0 f/ ?
" b5 @0 g8 Z, s2 d+ l: e( ?! V% S我想還是要以分析來設計 / R4 t( i c& A6 A# O# ]( q1 |6 I4 Y+ q$ c/ d
先明白公式,推小信號MODEL * ~8 `: r7 z* x+ e- H) j( X# H+ p: o9 ?$ s6 x, D
應該可更清楚作者: gimayon 時間: 2008-1-15 09:09 PM
類比電路基于match的考慮,一般需要更大的L) Y+ O+ h! c) d- U1 m. m8 L: ^, P
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^" R4 i& G/ B' i, s1 |* A, D) T
基於 製程變異 及 短通道效應 6 J4 k; \* M2 q. l4 V, f& _
" u( R9 d6 \! l ?0 M先明白公式,推小信號MODEL 7 y: Z$ F, w+ N: E- w^^^^^^^^^^^^^^^^^^^^^^. z& C& G6 i( I- C' J
20/2 跟 10/1 在數學上是一樣的(忽略2次效應)9 @$ L( d- V! w: ?6 _$ P
但在 hspice 可能是不同的 mos model作者: wiltao 時間: 2008-2-12 05:07 AM
for the 0.35 process L usually is 0.4 in the process datasheet, then you calculate your W according the formula Id=1/2uCox(W/L)Vov*2 usually,But as the other guy said your specification is the first作者: 賴永諭 時間: 2008-3-11 01:36 PM
Reasonable sizes for lengths of the transistor might be between 1.5 and 2 times the minimum transtor lengh of particular technology.作者: dennates 時間: 2008-4-5 10:02 PM
一般length都會設計在最小L的2-5倍 9 A, F$ v7 v* Q( _7 R* u2 S. U8 E再看電流來設計wenth作者: liangshangquan 時間: 2008-4-11 03:42 PM
L大小的選擇和mos的使用有關係 . e8 e3 s- E7 m7 R6 h/ i有從match的考慮，電壓mos和電流mos 6 g% q: w" ?$ X' [* J有從1/fnoise的考慮等等! e1 n# T+ r, A- Z! v
沒有絕對 . h5 G% r) Y4 z8 ]) Zw的選擇主要和vdsat和L大小相關
