Chip123 科技應用創新平台
標題:
有關動態電路layout的一些問題
[打印本頁]
作者:
piepie1244
時間:
2007-9-5 03:37 AM
標題:
有關動態電路layout的一些問題
請教各位專精人士，
! k& z$ O9 I. Y [! @9 j; i
小弟目前要tape out一顆32bit的Kogge-Stone adder（130nm TSMC）（主要
# M _/ X4 [0 H6 o* {$ A* N: L
為dynamic circuit)，有幾個基本layout的問題想請教，
$ ], p- n; C' d2 Y/ s4 ~0 [
! n: T! }; y6 U9 z5 {) T
1.因為是數位電路，想請問一下，直接在MOS的diffusion上（已有contact和metal 1)上打一個via到metal 2，再由此metal 2把訊號（Drain or Source)送出去，這樣的layout方式好嗎？
# r6 T7 Q5 D2 ?, L+ x
2.clock除了要長clock tree把clock訊號送到local的電路外,有沒有需要特別注意的，比如說：在local的電路裡，要注意什麼情形才不會使的clock skew變嚴重，local的clock要走哪幾層比較好，等等之類的
) [% K% F" A- B5 y+ W' p8 l
3.在這種架構上，有沒有需要特別注意的地方。
^! B) B* x6 Y: g+ `* c* c) v
8 E+ }9 j4 j8 C2 N$ ^* M3 K
因為是第一次lay動態電路，所以不太清楚要注意什麼，還有請各位大大提供意見。感謝
作者:
m851055
時間:
2007-9-5 07:37 PM
1.因為是數位電路，想請問一下，直接在MOS的diffusion上（已有contact和metal 1)上打一個via到metal 2，再由此metal 2把訊號（Drain or Source)送出去，這樣的layout方式好嗎？
) ^/ G5 I( z. t- ^
7 J" ~& f% K" `5 y3 P) ~# h
-->較不好，因為縱深落差較大
作者:
piepie1244
時間:
2007-9-5 08:14 PM
請問一下 縱深大 會發生怎樣不好的效應呢？？ 謝謝您的回復
作者:
m851055
時間:
2007-9-5 09:33 PM
原帖由
piepie1244
於 2007-9-5 08:14 PM 發表
* A& @4 H! q- Y }! S! g* M
請問一下 縱深大 會發生怎樣不好的效應呢？？ 謝謝您的回復
. u$ }4 M% n& W S$ i; k, @# F
+ G( y& h) P$ S W4 Q3 W
/ y' A" a% h7 Q1 {( M7 W
在etch時侧壁的metal會etch不乾淨，造成的影響如殘留metal掉到其他導線上，造成leakage......................
作者:
jauylmz
時間:
2007-9-7 10:04 AM
標題:
回復 #4 m851055 的帖子
請問 m851055
; |: c4 l! ~9 r9 n2 V5 t: v
/ z) T6 p* j, @' q" ~( T
就這點需裡要如何改善 加大 Spacing嗎，還是要先拉一小段線再換到M2
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
