Chip123 科技應用創新平台

標題: 請教hspice暫態分析的問題 [打印本頁]
作者: 君婷    時間: 2007-9-2 09:53 PM
標題: 請教hspice暫態分析的問題
以下是暫態分析的一段指令：
) Q$ d, ^8 N* d+ l2 n; N.tran 10n 100n# [' I$ P! H, H. U3 `

3 s/ u: c/ @) |1 H" c書上是寫求某段時域中電路的響應。( m, z( n$ ?5 U' V* e3 b% \- @
而此段指令解釋為 從0到100ns進行暫態分析 ，並且每10ns 記錄一次。
& m/ E$ |$ `$ D; b小妹想請教一下 關於每多少ns記錄一次，這個到底是什麼意思? 還有記錄的時間設大 與設小  在輸出波形 圖中有何差異阿?
) i$ X; h" p$ k" `# T, b2 e, M! u7 l/ j6 M. i2 u9 J4 D
假設我的hspice檔內容如下：
5 B/ L3 f+ `) `* _% Cvin  a gnd! pwl(0n 0v,5n 0v,5.2n 5v,5.7n 5v,5.9n 0v)
* n' K& G9 Q& K5 X$ Y.tran 0.1n 10n' _9 Z* \  G9 T0 s* _# ?) H8 T* B
.option post+ d5 E8 f6 u2 d3 P2 C: ^/ a
.end
1 T3 X. @+ G: }2 s2 F% v6 G/ E0 V----------------------------------------------------7 A: x$ O& D) |5 T8 V
我的輸入電壓vin 它的rise及fall時間皆設0.2ns的延遲時間，然後我暫態分析設每0.1ns記錄一次。
% F3 L- N$ [& z/ {3 R5 a我想問，我每多少秒記錄一次的時間 若比輸入訊號的rise及fall延遲時間還長的話，是不是就無法作暫態分析?或是看輸出波形時，( r+ \0 Y$ z  H
輸入訊號的rise及fall延遲時間 在輸出波形中不會有延遲?$ @4 |: C) z  [; m
-----------------------
# @  R' C/ c  P$ \- ?( \5 ?小妹個人的看法是理想上，輸出訊號波形應該與輸入訊號波形相同並且沒有任何時間點發生delay。
& B7 C4 Y* y1 H8 R% G, |除非輸入訊號本身有delay ，輸出波形 理應與輸入波形一樣 並且也有delay。
# S( V" a& h& E( f9 F5 i即然如此...  那我hspice檔中設輸入訊號rise及fall延遲時間為0.2ns 則輸出波形中rise及fall延遲時間也應為0.2ns 。
& i( \# [0 k1 Y; ^& v0 h5 ]所以為了正確的分析輸出波形，我暫態分析指令中 應該以<0.2ns 的時間 每次記錄一次，這樣輸出波形才有0.2ns的延遲時間!
( f% h( G7 O8 y6 e6 N而如果設>0.2ns 記錄一次 ，則輸出波形中 將不會有這0.2ns的延遲時間 出現吧?1 u2 ]% Q, h7 ~# _) U( p
-----------------------+ ?  O# a: A( |4 z2 G  J2 c# |
請問小妹 對於暫態分析指令中 ，對於每多少ns記錄一次的 觀念及用法是否正確? 輸入訊號有延遲 ，則暫態分析 每次記錄的時間需小於這延遲的時間 才測的到?     麻煩先進們 糾正 和指教 謝謝唷^^
作者: m851055    時間: 2007-9-2 10:37 PM
觀念正確
) O7 F, g, {& n2 A) R/ [一般紀錄次數越多越好，當然速度會變慢，就看各人需求了，在業界模擬大都在us等級，很少用到ns等級，因為device的反應速度問題....以後你就知道了。
作者: 君婷    時間: 2007-9-2 11:00 PM
謝謝大大的回答^^
% g  l% T8 \+ r1 ?; C至於記錄次數越多 速度會越慢是不是指跑hspice時會跑較久而已? 還有最後一個問題是如果輸入訊號波形皆沒延遲，則暫態分析 記錄次數多寡 就與輸入訊號無關吧 是嗎^^9 v7 Z; O' r& H8 }# g
請大大提供意見 謝謝
作者: m851055    時間: 2007-9-3 08:11 PM
至於記錄次數越多 速度會越慢是不是指跑hspice時會跑較久而已?
9 E! [- d( t* O, L" v8 [- N4 [0 ~4 G% h8 j: R! E. H
-->yes
作者: Oo海闊天空oO    時間: 2007-9-3 10:13 PM
.tran 0.1n 10n
4 t- ?/ I- Z8 y( U- z下這行指令時...' o  M+ d  ~0 N
代表暫態分析會從0s~10ns進行掃描...
* m* v* L6 \& Q2 c8 [# T  A並且從0s到10ns中..每經過0.1ns紀錄一次...9 I8 m% ~, y+ M# U
所以傯共會紀錄101點..6 i; ^! ]% u" d5 B4 L9 \
最後下.option post的指令..
* ~' M# P+ B1 [# g是把紀錄的點作連線的動作...; |2 a: l% q: u6 t4 _& y  ?
因此才可以在awave中看到曲線..
2 |, ]( ], P' n4 j* o$ Q- ^! R' a
(通常用PC版的HSPICE..程式會自動幫你載入這一個指令..7 G1 _7 x; `, ?8 A9 C
  若用工作站..一定要記得下這行指令....)  D+ Q3 e; F1 h4 g6 G$ X( T/ X9 n. F! |

/ q" a" Y: W! H: X' r! R1 U6 H另外關於第二個問題...8 |8 [% ~/ w; |
如果輸入點沒有延遲..紀錄點是否可以隨便設??0 L4 x( ]* U, W; ]: Y
以一個Inverter為例子....% c( S. F/ e2 y
輸入訊號給訂一個方波...# e0 K% @' ?, [7 D: Z
上升和下降都沒有延遲...
3 C% Z8 B- }7 `但是Inverter本身就是一個RC...9 p' X3 W& J+ u. s  l  s0 t6 y
所以會在輸出部份產生延遲...# u  T/ z4 _* ^. A
這時候..取點就很重要了...- g2 w/ L8 A* L; [( l
如果取的點數太少...許多細微的變化可能看不出來..
$ f& ^2 ~2 w2 D$ J我想速度方面應該還好...
. S$ W3 O1 ?6 i6 ^很多老師都會說..HSPICE跑個一個星期都算很正常...
# Q, X' G- Z. G因此..我想.取千分之ㄧ點以上應該也還是可以接受的範圍
作者: 君婷    時間: 2007-9-5 10:26 PM
小妹還想另外請教：『何時才需要測量輸出delay 時間』
# o! {. D% J  |' K$ O8 y小妹在post-sim中利用pwl指令輸入一脈波到反相器，其中脈波的rise、fall 時間故意設0.5ns 給輸入訊號有所延遲。然後量測輸入電壓在1/2 vdd時 直到輸出電壓到1/2 vdd時的這段延遲時間，其結果 fall的延遲時間為：3.0579E-11   rise為：6.6442E-118 \* x8 Y+ e3 T: u" C
從輸出的rsie、fall的延遲時間比 輸入訊號延遲時間0.5ns還小 ，這樣算是理想我們正想要的吧?" p6 X/ i( \# F- D9 C9 s3 ~) S
如果量測的輸出延遲時間還比輸入訊號還長，就可能是跑post-sim前 畫layout佈局時 畫的不是很好而造成延遲時間很長吧?
* R- J5 W' b7 y# \) W3 M9 c
' }0 J* R3 ]/ F% U% [3 k& J還有我們什麼情況下才會想要跑spice來測輸出是否delay ?
; D. n1 V1 b" k7 o* T5 T+ V. y% `, u) I
麻煩先進們 指教和糾正  謝謝喔
作者: m851055    時間: 2007-9-5 10:55 PM
標題: 回復 #6 君婷 的帖子
1、當你的操作信號pulse width很小的時候，就要考量。1 \5 T0 a& T) Y& ~5 o8 e
2、電路中對delay較要求時，如clk signal。# d% f- ]! z) ^' M: Q2 L; @6 h
3、其他的留給別人補充。
作者: finster    時間: 2007-9-5 11:55 PM
對類比電路設計者而言,要量測delay通常都會在clock信號,或者一般正常的傳送信號均需要去量測其delay
3 i& j3 ^) }4 N1 f: n而要看其pos-sim的delay時間,最主要的原因乃在要看layout的寄生效應對電路的影響有多大* Q8 d2 X/ A4 @* e
再者,我們要看其buffer的fan-out能力被降低了多少
. e' W$ s1 e! U3 M- E/ d" H9 G" _而對一個類比電路設計者而言,我們在看pos-sim的結果時,並不是單單看在某一個電壓,某一個溫度下的delay時間,而是要有製程的五種變化搭配電源電壓10%變化及溫度的高低變化的各種組合,然後各種情況均要在規格之內才可,不然就要改元件的W,L值
- a( v3 u5 z, y  O. o3 f: t另外,一般我們在設輸入信號時,rise time和fall time大概都是0.5ns和0.5ns,當然也可以更長或者更短,而這個條件是要看整個系統的情況來決定% e0 {' E$ G( j1 J* l3 y/ h
而至於你量測delay的條件並沒有問題,也就是輸出信號的正端的1/2 VDD到輸入信號的正端的1/2 VDD為一個delay time,通常,這個delay時間若大於輸入信號半個週期的話,就會相當危險,需要加大其W,縮小其L
作者: 君婷    時間: 2007-9-6 08:11 AM
副版
3 H$ |" S( D, V6 G$ R8 X# n5 j您的意思是指pri-sim時通常就會量測每個clock輸出delay時間，然後跑pex莘取寄生電路後再從post-sim看實際寄生效應輸出是否影響很大?
' `, Q$ ~% D1 e: g  X, g像您說通常輸入信號大約設0.5ns左右 ，但測出的delay時間最大允許的誤差可以大到超過0.5ns且小於輸入信號半個週期 那麼大的範圍嗎
7 y- O6 Y7 \/ r, U因為我覺得如果delay時間允許誤差的上限越大 可能輸出波形會越明顯的失真吧^^
. C5 E( h; D  y還有請問類比電路的輸入訊號通常用多少伏測式?一方面我不知電壓源上限可設多大，所以我都vdd設5v 而輸入信號也5v: ^4 U* J+ `& S) K2 E6 ?: K/ b9 i

0 l' p( [7 Q( m  H' ^同時也謝謝m851055   的說明 ^^+ ]' M# `& k7 L

0 D; R$ x6 J$ p: g" m% c! D) [[ 本帖最後由 君婷 於 2007-9-6 08:18 AM 編輯 ]
作者: yoyo20701    時間: 2007-10-15 03:54 AM
嗯~~講的真好~~本來不知道的問題~現在都知道囉~多謝大大無私
作者: finster    時間: 2007-10-16 11:23 PM
不好意思,因為前陣子工作在忙,故而較少上來論壇,所以也沒留意到妳的問題
: C+ w) j/ ]" B, i, L" _/ K! n
, ]9 l, h8 f3 x0 b: ^% R通常,我們在作的delay並不會拖到大於輸入信號半個週期,因為那表示這個delay是非常危險的情況和設計,但,有一種情況會比較特殊些& L; L0 s3 c" D. u6 G: U6 o. g. r
那就是應用在高速電路中,如high speed serial link電路,假設有2Ghz的clock,那它的一個週期則為0.5ns,試想一下,一個週期就只有0.5ns,那一個反相器的delay time要小到多少才不會影響到信號的傳輸,所以,這是高速電路應用中所遇到的困難
. K% `. S0 e! g9 [一般在應用中,我們的clock並不會非常地高(大於1GHz),所以也就沒有這個問題,但如果是手機或者微波電路,那這個問題就會很麻煩
: }6 Q1 {  _2 k1 I# l' `8 R+ b, Y8 c& Z. {$ `% F, |- \$ n( Y0 u7 r1 V
另外,delay time的應用上,通常是用在digital circuit中,因為clock tree的緣故,所以時常需要用到delay cell來讓chip內部的clock timing能夠符合到spec.,所以,只要能夠達到delay,後面再加一級較強的buffer即可
+ b) }0 n$ s$ c8 `6 E9 C' u- k% A7 u( w0 Z; q
最後,電壓源的上限是要看製程而定
  D& _& y. I! j$ g  i% O如0.35um,其電壓源的上限就是3.3V,若是0.25um,因為內部有兩組電壓,所以就有2.5V和3.3V5 a" i. E9 n! O) A* ~
所以,不同的製程就有不同的電壓源上限
4 x8 L7 U5 d) {$ ~6 \6 d' C' S  c) e$ t* X1 }
  i7 C, c6 i, A% q6 ?( |: M

# t3 v/ s( k3 G. D' H- R0 ?/ C
原帖由 君婷 於 2007-9-6 08:11 AM 發表
8 H! I! a! X+ t& \3 p1 Q$ A4 i+ b" i副版0 h( n6 u0 \+ S0 H6 I4 k
您的意思是指pri-sim時通常就會量測每個clock輸出delay時間，然後跑pex莘取寄生電路後再從post-sim看實際寄生效應輸出是否影響很大?9 @/ R+ i9 f3 e. O+ F; C( {
像您說通常輸入信號大約設0.5ns左右 ，但測出的delay時間最大允許的誤差可 ...
作者: ming0906    時間: 2007-12-23 09:01 PM
Hi~各位大大
3 T: Q. q* W7 [# c& X2 r& o3 V% g6 B我是HSPICE新手~最近老師要我們寫一個4-bit DAC，不知如何著手，網路上是否有可參考的範本資料~' s2 V; L* ~4 Y7 j5 j3 _4 N& D
謝謝各位大大



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2