Chip123 科技應用創新平台

標題: 關於Quartus II這套軟體 [打印本頁]
作者: day766    時間: 2007-8-28 11:12 PM
標題: 關於Quartus II這套軟體
因為自己學校的Project，所以接觸了一些IC設計的軟體。現在在用的是Quartus II V6.1，至少可以順利的從Compiler到測耗電量了。( g/ l6 Q. z, M1 ~+ E$ U$ y
這套軟體比較特殊的地方是，不需要寫Testbench就可以看元件的波形，算是滿方便的；另外，有些普通的VHDL語法在ModelSim和
) z5 ~( D  A" Y% D7 IA-HDL中是OK的，可是在Quartus II V6.1可能會出現問題(上網查說是Atera跟其他軟體不相容之處)。但由於還在摸索中，所以對這( D- b3 U' G7 }5 m4 z- F& i- H
套軟體的全部功能不是很了解。
# `1 e9 c$ y/ H2 v- |2 v, T  d
, f) Q) @& |6 d( g因此，想請教版上先進，對於這套軟體的評價如何？以及分享一下使用這套軟體的心得。
作者: Cappuccino    時間: 2007-8-30 05:36 PM
我是自己寫verilog設計和testbench，simulation會用NC-verilog
, i- E& u# |5 i# Q6 a, L所以Quartus2只拿來當FPGA合成工具  o6 l8 |. ^9 g! `! I0 t
經驗是大設計的話，其實6.0會比6.1/7.1都要好跟穩定
! j* ~% [+ d6 f- ]' ]. LQuartus2 6.0的好處是關於synthesis constraint可以吃跟Design Compiler 樣的格式
& x6 o& y6 {4 P3 q, I; X就是.sdc檔(Synopsys Design Constraint)
, e6 e' K2 O& H這是目前Synplify Pro還沒辦法的地方



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2