Chip123 科技應用創新平台

標題: 請問那裡有op amp的layout圖及反相器各材質間關係的介紹 [打印本頁]
作者: 君婷    時間: 2007-8-20 03:47 PM
標題: 請問那裡有op amp的layout圖及反相器各材質間關係的介紹
因為學校教我們第一次畫反相器時，各層材質之間的關係 是由學長帶 並且學長自已本身就講的就是非常的馬馬虎虎不是很清楚。* Q' G/ ?% B! U
而畫過反相器後 我們才知道1棵cmos 原來就是要這樣畫都已記憶了畫法，但如果等到工作面試要詳細介紹各層材質間的關係及各材質是7 e1 U1 X: e! @
什麼? 這點 我就非常擔心了!因為已把結構就像畫圖一樣記起來 一棵n型或p型電晶體固定就是要這樣畫早變成記憶 。
8 n" e# ]( Q( k* P6 P所以請問那裡有資訊有特別介紹關係嗎?
8 U, R; `, H4 Z0 K! A還有另外那裡有op amp的schematic圖及layout圖
0 Q1 g! R! C8 h, C* |' G. ]' g小妹我手邊的書並沒介紹到op為例子的圖 ，但想要問一下 先進們網站上那裡有提供 麻煩一下謝謝^^
1 f3 S* Q. }7 t0 @3 Y(另外含有介紹op amp各層材質間的結構，這樣才好記憶這元件畫法)
2 e! i1 s. K+ ~8 I8 _* W! C3 I* Z- ~& l3 Z; }
[ 本帖最後由 君婷 於 2007-8-20 03:50 PM 編輯 ]
作者: Oo海闊天空oO    時間: 2007-8-22 03:28 PM
我想~~  A. h2 ?8 ?0 {) ^) I
每個電路的LAYOUT都沒有所謂的固定畫法
' ^/ A8 `; ~9 u3 R2 K2 M; |全憑個人的經驗和熟悉怎樣的畫法~~
; ]6 k' p& H1 e! V6 v" [" |5 _& R因此所謂的反向器畫法~~/ h7 f7 K) \; ?8 D) }3 T
也並不一定要遵照講義上的畫法% C5 Q2 m. B( c
只要是面積小..寄生效應可以降到最低..
5 j8 a' y) s+ t: K' n就是好的畫法..
0 P1 }0 J: `/ [7 M0 t
. K* I2 @" H1 Z6 R如果要參考的話...
; F  y5 }$ U1 ^* A8 E7 Z; }
; j$ m/ t. @" B4 _: `" L下面有一篇矽拓科技的LAYOUT研討會電子檔, g. t  }( ?) `$ x9 L4 R
可以提供給您參考..6 N6 O) E- M4 r# d+ i
裡面有比較常用的排法...
3 d) s; m& m2 R: c. C但是還是要說...9 m6 @0 S4 s5 P  E5 U  p0 }
那些排法並非固定...% m: s; l# r5 z' M
但是入門時...必定是照著別人的畫法..% }2 \% \/ z, Q* T6 _" W' I3 o
熟悉之後...只要了解如何避免或降低寄生效應..  u+ g# Q0 g8 R; e
相信您可以發展出自己熟悉的畫法
) y" `# i; S; O' t: s8 R6 z0 W4 E; [0 D7 ]' e8 [! c/ g/ J6 Z( M
[ 本帖最後由 jiming 於 2007-8-23 08:52 AM 編輯 ]
作者: smilodon    時間: 2007-8-22 05:20 PM
As a senior layout engineer, i would like to say something
5 x1 D0 L1 C8 e" `/ I
( E8 X+ ?4 s; P+ e7 }Basiclly, you can study the standard cell layout of TSMC or other foundries, which are common layout style. Indeed, in analog layout, more expirence are needed, what you need is just a practical project
作者: 君婷    時間: 2007-8-23 12:43 AM
了解如何避免或降低寄生效應 乃是畫各元件主要目的 ，原來如此...$ S) A% P. E. v* F7 U8 }8 \
所以各公司都有自已要求的畫法是吧^^
# [2 a! q& L; c3 w至於樓下那位的建議似乎 我自已也常對人說 好像有說與沒說完全一樣，提供一點點思考方向也沒有! 還是謝謝這位資深佈局工程師的建議   3q
作者: m851055    時間: 2007-8-23 07:21 PM
你應該想問各層間的關係吧
8 |4 f3 a: p; v( _+ q* U, n/ m( `, M) c
, P* `; F0 b! g) k+ `NMOS從P-sub 開始-->Active--> N+ --> Gox --> Poly --> PMD  --> Poly Contact/Active Contact-->Metal1(一般是Al) -->Via-->Metal2
9 [8 R: p+ s$ y! i7 Z+ W3 d
8 }' J" F' M7 [0 kPMOS從NWell 開始--> Active-->P+ --> Gox --> Poly --> PMD  --> Poly Contact/Active Contact-->Metal1(一般是Al) -->Via-->Metal2$ l5 k- n( S0 _" K

  t  D  Q* H  t; w9 {3 o
* ?( c- J7 M0 P- Kconnect (Poly,Metal1,PolyContact)7 X9 [) `5 x+ A4 E1 _# \
connect (N+ Active,Metal1,ActiveContact)
1 C* K3 _5 @+ j" S- H5 Mconnect (P+ Active,Metal1,ActiveContact)
' G3 Q2 ]0 B7 l, d; h. q6 P9 t/ Sconnect (Metal2,Metal1,Via1)& d" v. ~$ D' D- H" X6 B, `

/ S2 [: l  o+ m7 [3 }, |只要熟析剖面圖上述就可知道了，不用去背。8 L. r( S) \: o* G( |  w" u
另外你是畫layout，不會考材質啦
9 g& W$ u; |; @% ?. f, F7 I) T# H
/ B( F, H! K, J/ r  _" r以上是相關資料供您參考
作者: world776    時間: 2007-8-24 11:26 AM
您好，我最近学习版图也碰到不少问题，想向工作过的人请教。2 A  \3 A! g) f
延着哪个问题, [5 h( t+ K' A. W7 r
CB  CBD UBM RPO NTN PLMIDE FUSE DNW VTMP VTMN RHI分别是什么层。1 x: s- G4 t. }, F  J7 k
一直没搞明白。希望能不吝赐教。
作者: m851055    時間: 2007-8-24 08:32 PM
CB-->指的是PAD layer，一般作為Bonding PAD的定義範圍，且為倒數2層metal的連接孔。
) W1 |+ \* `% k- v0 i% c% n4 BUBM-->一般只的是最上層金屬，或為Au targe。
1 X  y7 D. `) i1 IFuse-->ㄧ般用poly1 poly2 或metal
4 |4 Q) H5 ?" m. hVTMP-->為PMOS 用的參雜
5 l. x" S' B4 r8 @VTMN-->為NMOS 用的參雜
作者: m851055    時間: 2007-8-24 09:55 PM
想到2個0 g- p4 A6 p' t% b7 s! z& }
1 X  \( j$ ?* B
RPO--> 我看過是指Poly電阻一般用Poly2
. _) F1 {/ e+ u4 C, H" bDNW-->指的是deep Nwell(深層的NWell)
作者: world776    時間: 2007-8-25 12:15 AM
太感谢了
作者: smilodon    時間: 2007-8-27 11:02 AM
看来我的回答另大家不满意啊 那我再详细说一下我的想法啦：8 [4 G9 v; n7 H$ w- B) @. Y4 G" T
1 T# A# z: j& w5 i0 i) O' F# D6 S
如果只是简单的学习layout的流程，那么可以找一个实际的工艺，至少要有工艺文件也就是technology file，在这个文件里你可以看到工艺包含的layer；还有如果要画一个可以生产的layout，那么还需要design rules manual；最后需要的就是verification tools and rules了
# C( T4 t; X. M5 ?+ J1 ~; f* z) g& e' t
楼主问到的问题可以去：www.edaboard.com
, n+ Z1 ?* l1 g% S+ B
5 I8 q; ]) ]+ e" t( R那是一个不错的论坛，你可以search到很多有用的资料
0 a! |+ j. t+ K1 Z* Q; H
# T3 `7 Q) d  P$ h' v4 W
作者: SANSUI0304    時間: 2007-8-28 10:55 PM
謝謝你的資料,但是我的閱讀權限太小不過還是謝謝您了
作者: m851055    時間: 2007-9-1 08:37 PM
標題: 回復 #11 SANSUI0304 的帖子
jianping  ?????9 F% J, w* @" v4 J' V, a* w

9 d* m2 j$ j' F; P+ W評分很奇怪，看不出哪裡是Good answer!
作者: yueluofenghen    時間: 2007-9-3 05:35 PM
標題: ganxie
好多自己不知道或者不熟悉的东西，                                 
0 z# u5 n" I4 @* K6 q' D谢谢大家了
作者: stu0804    時間: 2007-10-24 01:40 PM
Layout的學問真是深不可測,沒有進入這領域,不知其中奧妙
作者: a090426657    時間: 2008-2-2 12:50 PM
電路都可以利用到最少空間不是那麼簡單耶
作者: yhchang    時間: 2008-2-2 02:43 PM
標題: 回復 11# 的帖子
我也無法了解 11樓的回覆  Why 可以得到
: c# N/ V. g9 T: \- m6 F這麼多的感謝  與這麼多的RDB ???# u- V7 z  |: Z0 D
3 R1 N& j+ |- X$ t
依我來看  3樓的回覆算是很好的建議' C; D7 Q3 ?& m# p) |" V2 B" g
TSMC的 Cell Library其實也是經過 精簡再精簡的畫法2 N% {+ ~% y& v" q3 r* x6 \
入門者去參考  自然可以從不會說話的 Cell Library上
1 r4 p$ a7 w; J* D學習到一些有用的技巧
  X! W& M6 }5 ~( ^+ P' n8 J0 v) z8 B% {
[ 本帖最後由 yhchang 於 2008-2-2 02:45 PM 編輯 ]
作者: summer_hello    時間: 2008-12-16 11:13 PM
要在什么用户组才可以与大家共享知识呢
7 i% t. }* }' B2 y) _希望班组能告诉并支持我，十分感谢
作者: maleant    時間: 2009-8-11 01:17 PM
我想對一個layout新手來說4 M3 [% A, U- A) m
能有更多的前人心血結晶來參考5 H( a0 I) ^: [3 k
應該能更快進入狀況內吧! F( Q3 ?" t& l6 @/ u  r/ G2 E4 V

: ]4 [; ^6 Y! S( b: K/ U感謝樓上幾位大大的不吝分享!
作者: arichpanda    時間: 2009-10-23 09:10 PM
感謝分享好資料，可惜我沒有錢可以買= =0 ]3 L$ Q9 U+ l. ]+ @" V! I- K/ R
錢花得太快了，又賺的太慢.....
作者: 雷迪斯    時間: 2009-11-14 05:11 PM
好多不知道不熟悉的東西
8 O) ~' l+ e; h: K0 c; D謝謝大家的告知: H7 `2 _& I4 s) s4 \
又學到了很多
作者: cicixu    時間: 2009-11-28 04:48 PM
參考foundry standard cell 是個很好的思路，受教了，感谢
作者: chriskomh    時間: 2010-5-1 06:43 PM
正在學習當中!
3 a% h# h* t$ S受益良多!!: R+ k4 F5 U& a1 O1 D  k% B/ n! B
謝謝!!
作者: erer776654    時間: 2011-8-13 05:38 PM
我也是layout新手 一起加油努力
作者: ONLYFLYSKY    時間: 2011-9-9 01:51 AM
感謝大大的分享，在晝bipolr時又更有感覺了。突然發現全部都看得懂在說什麻耶。



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2