Chip123 科技應用創新平台

標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？ [打印本頁]
作者: woo240    時間: 2007-8-12 08:25 PM
標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？
小妹又來了。
% o5 w9 Y8 L6 i9 N# ?. H這次我的問題是：5 v) N6 G/ g& N- w5 W/ c
1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？9 n: M5 @# O# @0 G2 X& u& D2 f8 D
2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖)
; y0 c, j3 b* V; ?+ y' m) q+ \, o6 t
3.以non-silicided poly畫電阻對Body會產生較小的寄生電容(與silicided poly相較)，why?
作者: m851055    時間: 2007-8-12 11:22 PM
1、一般1個contact的resistor是固定的，可參考foundary的資料，一般L=Lm+dL，W=Wm。
! W; {- V" x3 i2、彎曲電阻的不確定性只要考慮current的流動(想像水的流動)你就知道了。
' R5 c7 v) L+ C8 Y" V1 Q: P$ L3、查capacitor的公式就知道了，C=eA/d，e表示介電常數(為2個級板)，現在substrate是silicon，所以.以non-silicided poly  + n- J  R1 k) D+ O, c& r' f* Z! T
     畫電阻對Body會產生較小的寄生電容。
作者: priven    時間: 2007-8-14 10:25 AM
標題: 作 TFT 的人之淺見
1. contact hole 的 edge 很容易因曝光而產生差異，曝光不足或過量，都會有形變而造成 contact面積上的變化。再者，edge 容易有爬坡問題，其所造成阻抗變動，較難估算（此為 TFT Thin Film Process 易遇到的 issue）。但就發問同學所提問內容，應是考慮 R=Rs*L/W 的式子，在 contact hole 處所代入的 W 及 L；但這有很多人作過相關研究了喔，查一下應該有數據或公式可以直接代的喔。1 i& a3 k% y, h1 A2 w& G! C

5 j* S: m- z3 a3 B8 K2.同上。轉角處的電阻，印象中的數據，以方格電阻計，為一正方格的 2/3 還是 3/5 ..... 忘記了.....
6 R; g: A3 Q; G' o% a& U& E7 P
( r( A( [% u0 Y" @) }; y3.以下純屬猜測：是因為等阻值 Layout，non-silicided poly 佔用較小面積，而 silicided poly 需佔用較大面積嗎 ？
作者: woo240    時間: 2007-8-16 04:59 PM
小妹還有個問題  l$ J6 y$ X2 z" y* I( M
1.bending and edge effects是低電阻係數偏愛的
% N' |9 R" X( }% F) M  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”
作者: m851055    時間: 2007-8-16 11:09 PM
原帖由 woo240 於 2007-8-16 04:59 PM 發表 + U; g' I5 |0 ?2 A5 V" R, S
小妹還有個問題6 b7 ?5 h$ |5 G6 {/ `( M' x" s
1.bending and edge effects是低電阻係數偏愛的
# c7 g. K! r5 ^( U/ V' n  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”

$ I$ x  |7 U+ i* i  n. f4 n
! M* Z1 D- [0 j  J
9 l5 m5 g- Y! [, O' p3 ^須注意相關current density的問題......................
作者: Oo海闊天空oO    時間: 2007-8-17 10:30 AM
原帖由 woo240 於 2007-8-12 08:25 PM 發表
& a5 f* b2 p) W) e/ r, x. O小妹又來了。
4 F5 a$ C6 n1 Q$ \4 h$ J/ H2 X6 \這次我的問題是：+ \9 n7 p- J2 h2 \
1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？
' O- O# M( \) Z0 N9 I  Q2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖 ...

5 o% x- p" `' a; x* C
0 D# g8 a3 @0 k$ v' C. n: u2 PQ1:當contact連接到下層的metal時,會有接面電阻..因此要考慮的應該是contact到metal間的電阻
4 ?5 {, @) e5 C! Q( ^; t! O1 W     但因為要接contact, metal必須畫大一點..但是poly的電阻是以一口來作為計算的準則1 q9 R+ N' {8 t
     雖然電阻看起來是比較大,但是在L/W都一樣的情況下,poly電阻的大小都一樣大- Q8 s2 H# L$ K* b4 W
     例如: L/W=1/1和L/W=1.5/1.5時,兩個電阻都一樣大, P$ I2 _9 f, F+ ]8 z* |$ T/ H9 Y1 H
     因此第一個contact接到metal,應該要考慮的是接面電阻
9 {) V: P  e$ E7 ^
- {3 q4 T3 {# P, i/ D3 RQ2:在製程時,會有所謂的邊緣擴散~
$ B3 u+ N# J: w& O7 Y     依照這樣轉角的電阻畫法,因為排列的不相同,/ a0 O' O; B( ^" j3 ~! j. w# Q
     所以擴散的情況也會不同.1 W. r1 K) \5 ^( Y
     若是轉角擴散情況嚴重,造成上下兩條直線接在一起
) i6 h. i/ }7 W     整體的電阻值會變得無法預測..(以一般.35製程來說...實際下線的電阻値與劃出來的電阻值約會下降10%)
: K4 J4 v# {. Q0 x# j( `# C8 Y     因此通常在繪製電阻時,通常會採用串聯的方式..6 U- J3 x7 l) b( a7 s# |
     分別繪製相同大小阻值的電阻串聯起來~來達到想要的電阻
0 h: H4 a, o4 A" ~     這種作法,因為每一段電阻值都相同,因此可以假測變動的情況也會相同6 Y4 o# I8 _0 F! s. d
     但是整體而言,因為一起變動,可以把電阻的變動直降到較低的情況
: m7 u, _, l- l8 M- R4 I9 `7 e  |
) ?( e4 V. T5 C9 ]: Y     這種轉角的電阻畫法,還有另一種缺點:6 b6 e  ^# }5 H6 ~% l
     因為電子會在轉角處聚集較多的電子,因此在轉角處會較易過熱
7 N/ E8 m6 g; d     容易造成electromigration,也就是所謂的電子遷移.." m* ?3 z9 M2 T5 X, [
     更簡單的來說,再轉角過熱的情況,該處的金屬容易因為過熱而斷掉或因為熱擴散造成電阻值變動
* H% t* P* N6 S9 W     
) M" K. ^- g) {5 w     這兩個是轉角畫法較嚴重的問題
  Q2 X3 z" A" z- \& C8 A  e8 u* O$ s9 ?/ I, S

; f( i9 d% T3 {+ b5 h6 i另外是Q1.bending and edge effects是低電阻係數偏愛的
/ H8 V. [) Z1 D* |& C6 L( @% f這個問題,以實際的製程來說,電阻畫的越小,在製程時造成的邊緣擴散效應較低, B* p! T  B9 N. f
因此電阻值畫的越小,電阻值的變動越低
9 E/ y- I2 o+ |# D0 M! {! M% W! C換句話說,用較小尺寸的電阻做串聯時,電阻的變動會較低
作者: woo240    時間: 2007-8-20 10:30 PM
6樓的樓主很謝謝你的回答
8 v1 D( F7 D7 x* o# Q1 K. |不過又有了一個疑問
1 u3 n& f2 E- q* Q9 |就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一
0 m) S5 e/ ?* n) N9 G6 \# a但是”小的電阻值會有較大的誤差值”! F+ G  e( x+ f# [
這句”小的電阻值”　我可以把它解釋為以哪一層次來做電阻嗎？（well, diffusion, poly, metal）
) M# |+ k9 J2 W& ~' S是說以metal來畫電阻的話會比用poly來畫的誤差大嗎？
( I* B- _4 k5 a; P, {5 g4 h; m如果是的話，那為何不用well做電阻呢？
作者: diabol    時間: 2007-8-22 09:46 AM
標題: 回復 #7 woo240 的帖子
小的電阻值應該是指面積吧
9 C: R  K8 y7 b+ S5 X5 J面積很小（nwell, diffusion, poly, metal）都一樣誤差大(這是指絕對值)! N' t9 r/ t* g( o7 ]* E
特別是用diffusion產生的電阻  3 F: a1 a# N6 W
你只要知道這材料怎麼做出來…就會了解為什誤差會~這麼大~: R. h! P" `/ _
但是相對於同一個 ic 裡的同一個材料的電阻7 \2 y) W( c( U
彼此的電阻比值誤差很小 ( 前提是有考慮好matching )
作者: smilodon    時間: 2007-8-22 10:17 AM
原帖由 woo240 於 2007-8-20 10:30 PM 發表
' \5 U5 d/ w1 r6樓的樓主很謝謝你的回答
+ U: I0 k/ }2 D, |不過又有了一個疑問- ]0 f1 s( ]: m+ b& p2 E) V$ n& g  F
就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一( y. l8 j! B/ B3 s
但是”小的電阻值會有較大的誤差值”
( Z) A/ N4 Q7 G7 U0 x# Z這句”小的電阻值”　我可以把它解 ...

. A- M: A+ J2 d3 ^8 ?
9 V+ o$ f( C! l# _6 N. I小的电阻值的理解是错误的  这句话应该理解为： 为了保证电阻值的精度范围，需要W/L 的值越大越好；另外，单个电阻是很以实现精确的电阻值的（金属电阻除外），你需要保证的只是电阻的比例而已，而这是可以通过matching 来实现的



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2