Chip123 科技應用創新平台

標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？ [打印本頁]
作者: woo240    時間: 2007-8-12 08:25 PM
標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？
小妹又來了。
& y5 w9 \. N. a4 f2 G這次我的問題是：
7 H# F$ x) A. R5 t1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？
% p8 ~* d4 \4 O$ B( W2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖)
6 o/ ^: }4 I7 j1 T2 Q: `: D6 A! P( |* W" |
3.以non-silicided poly畫電阻對Body會產生較小的寄生電容(與silicided poly相較)，why?
作者: m851055    時間: 2007-8-12 11:22 PM
1、一般1個contact的resistor是固定的，可參考foundary的資料，一般L=Lm+dL，W=Wm。
- X) ?, r* r* t! |2、彎曲電阻的不確定性只要考慮current的流動(想像水的流動)你就知道了。' I9 \) \( |5 l9 c
3、查capacitor的公式就知道了，C=eA/d，e表示介電常數(為2個級板)，現在substrate是silicon，所以.以non-silicided poly  
/ _8 v) P) `0 S& z' }8 h     畫電阻對Body會產生較小的寄生電容。
作者: priven    時間: 2007-8-14 10:25 AM
標題: 作 TFT 的人之淺見
1. contact hole 的 edge 很容易因曝光而產生差異，曝光不足或過量，都會有形變而造成 contact面積上的變化。再者，edge 容易有爬坡問題，其所造成阻抗變動，較難估算（此為 TFT Thin Film Process 易遇到的 issue）。但就發問同學所提問內容，應是考慮 R=Rs*L/W 的式子，在 contact hole 處所代入的 W 及 L；但這有很多人作過相關研究了喔，查一下應該有數據或公式可以直接代的喔。
9 w# |8 Z; w, f& t4 e$ P% V
# |. a/ n- J' o0 J% L, w& ~2.同上。轉角處的電阻，印象中的數據，以方格電阻計，為一正方格的 2/3 還是 3/5 ..... 忘記了.....! d; D5 h. j- F8 ?
$ v+ B1 R- Y7 t" u/ a7 k
3.以下純屬猜測：是因為等阻值 Layout，non-silicided poly 佔用較小面積，而 silicided poly 需佔用較大面積嗎 ？
作者: woo240    時間: 2007-8-16 04:59 PM
小妹還有個問題" @7 n: f, U1 q/ [  Q3 F; a
1.bending and edge effects是低電阻係數偏愛的1 m: B! B. l% }* j; c* [% X
  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”
作者: m851055    時間: 2007-8-16 11:09 PM
原帖由 woo240 於 2007-8-16 04:59 PM 發表
9 n8 ~$ G) o/ k; z: v小妹還有個問題3 w' f6 |! n7 k; b# O- p5 b
1.bending and edge effects是低電阻係數偏愛的, e. q8 h9 R: B# q% S: ]: z" J
  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”

9 K) F2 m- T% X! E
8 k* T5 h- c6 L  M5 Q: j4 t" Q0 J( }
$ u7 n5 Q1 `, h4 [- x+ j9 O須注意相關current density的問題......................
作者: Oo海闊天空oO    時間: 2007-8-17 10:30 AM
原帖由 woo240 於 2007-8-12 08:25 PM 發表
# v8 L1 p$ _% @! L) V/ r小妹又來了。
2 r- s9 X# ]4 V3 s+ {這次我的問題是：7 f2 V3 @3 g( x7 ^% Z' `/ _1 G0 L' |
1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？+ n0 |( b7 v$ J2 M
2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖 ...

  c: X' Y9 G, v  x: }! |# Q( O5 ~. u! @* K
Q1:當contact連接到下層的metal時,會有接面電阻..因此要考慮的應該是contact到metal間的電阻
9 f) F  n/ W; a2 g6 A6 O% @) G     但因為要接contact, metal必須畫大一點..但是poly的電阻是以一口來作為計算的準則% S( [. R$ x# N1 I* s, S9 m/ R4 m; R
     雖然電阻看起來是比較大,但是在L/W都一樣的情況下,poly電阻的大小都一樣大3 n  }$ K0 ~/ |0 X/ C' V7 ~7 S
     例如: L/W=1/1和L/W=1.5/1.5時,兩個電阻都一樣大5 Y" E* Y# s' _9 r: G
     因此第一個contact接到metal,應該要考慮的是接面電阻
% H9 [- M9 b' ^0 y2 a8 l8 S& ~2 e$ R/ }) M; g# S
Q2:在製程時,會有所謂的邊緣擴散~0 E# ~" h' W$ k! Y, Q4 N' X1 B7 E9 o
     依照這樣轉角的電阻畫法,因為排列的不相同,
6 Y0 `4 l& T: m- d/ t, a4 \5 K     所以擴散的情況也會不同.
" A" U$ g8 D# k0 b" R/ S     若是轉角擴散情況嚴重,造成上下兩條直線接在一起6 p1 f8 Y- _+ l& G1 K) J6 o
     整體的電阻值會變得無法預測..(以一般.35製程來說...實際下線的電阻値與劃出來的電阻值約會下降10%)
5 l0 s/ R7 `" @7 _' H  D" P" R, t     因此通常在繪製電阻時,通常會採用串聯的方式..' g$ `' y) [% D, Q: S# k( I( v7 ?4 L; |
     分別繪製相同大小阻值的電阻串聯起來~來達到想要的電阻2 z' F! x0 k( z# y" ^9 T% v# ^
     這種作法,因為每一段電阻值都相同,因此可以假測變動的情況也會相同2 o0 Q. i' N9 y& j6 d% Z
     但是整體而言,因為一起變動,可以把電阻的變動直降到較低的情況
0 c: H1 d' F, u% h 1 \7 N- \, E& [+ E  }3 V
     這種轉角的電阻畫法,還有另一種缺點:
/ ^' b+ j. I. Y8 F6 R& ?2 c6 u! A     因為電子會在轉角處聚集較多的電子,因此在轉角處會較易過熱# s. F7 s6 W, V; B+ P5 m: u% i
     容易造成electromigration,也就是所謂的電子遷移.." e; }$ d: {% e- V( |3 d* _, b
     更簡單的來說,再轉角過熱的情況,該處的金屬容易因為過熱而斷掉或因為熱擴散造成電阻值變動
$ r+ N; }9 E) o9 T( Z9 N8 u     
' a3 X9 C( ?+ S1 l9 s     這兩個是轉角畫法較嚴重的問題  ^: L% e# L! G7 L/ g- y% x( R

! L( H" s4 S0 D# |! Z" L
4 j, n2 E# g! q: ]+ ]0 s另外是Q1.bending and edge effects是低電阻係數偏愛的
3 b/ P9 V3 U# o( C+ j這個問題,以實際的製程來說,電阻畫的越小,在製程時造成的邊緣擴散效應較低
. S9 Q) H) U' F/ [: ~4 v; r5 b因此電阻值畫的越小,電阻值的變動越低
: s9 z0 q7 m' M: |換句話說,用較小尺寸的電阻做串聯時,電阻的變動會較低
作者: woo240    時間: 2007-8-20 10:30 PM
6樓的樓主很謝謝你的回答! L  O) N; L9 x% T2 U
不過又有了一個疑問1 X# S6 p$ z; H5 A: U
就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一! S% I7 k4 C- L8 t/ @/ U
但是”小的電阻值會有較大的誤差值”
: g1 q  m9 y; }* q這句”小的電阻值”　我可以把它解釋為以哪一層次來做電阻嗎？（well, diffusion, poly, metal）
8 c2 z% J2 x6 {! @1 M是說以metal來畫電阻的話會比用poly來畫的誤差大嗎？( m8 N% I& c$ w: k+ H# V2 _
如果是的話，那為何不用well做電阻呢？
作者: diabol    時間: 2007-8-22 09:46 AM
標題: 回復 #7 woo240 的帖子
小的電阻值應該是指面積吧
/ h: L, V/ Z1 y面積很小（nwell, diffusion, poly, metal）都一樣誤差大(這是指絕對值)
7 g/ g' y6 F' q/ B8 j% a' Y6 d特別是用diffusion產生的電阻  ( |' J" o  `* E- n6 [! H' n
你只要知道這材料怎麼做出來…就會了解為什誤差會~這麼大~) v" @* x$ ~9 o9 j* Z
但是相對於同一個 ic 裡的同一個材料的電阻5 P* J0 ?( ]/ }( U3 I2 d! P0 x- B; J
彼此的電阻比值誤差很小 ( 前提是有考慮好matching )
作者: smilodon    時間: 2007-8-22 10:17 AM
原帖由 woo240 於 2007-8-20 10:30 PM 發表
7 _- h) _0 g$ P. @7 i7 V6樓的樓主很謝謝你的回答' a6 v. b1 w& x; ^
不過又有了一個疑問9 G) N( N2 n. f2 S% ?6 u
就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一
6 h9 \( s* L1 |. [' L但是”小的電阻值會有較大的誤差值”
0 O) j8 e& j  O* S7 P這句”小的電阻值”　我可以把它解 ...
9 ^7 J& {# V$ I& v. \  }

; [: n; d' C1 n& ?$ h小的电阻值的理解是错误的  这句话应该理解为： 为了保证电阻值的精度范围，需要W/L 的值越大越好；另外，单个电阻是很以实现精确的电阻值的（金属电阻除外），你需要保证的只是电阻的比例而已，而这是可以通过matching 来实现的



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2