Chip123 科技應用創新平台

標題: Credence發佈D-6432DFT測試解決方案 滿足更高資料速率需求 [打印本頁]

作者: jiming    時間: 2007-8-6 02:19 PM
標題: Credence發佈D-6432DFT測試解決方案 滿足更高資料速率需求
Credence推出業界成本效益最高、性能最為出眾的解決方案Sapphire D-6432DFT,用於測試新興的高速計算和消費應用中所使用的微處理器、遊戲及圖形器件。此設備已正式投入市場,於2007年SEMICON West展覽中展出。
) N- `  B8 O/ X& |& W5 j# p$ R) n( `5 \, h
Sapphire D-6432DFT設備是首款用於高速串列匯流排的整合測試解決方案,在一次插入中結合了高速環路測試、抖動測量和注入信號,以及掃描╱功能性測試和DC參數測量。D-6432DFT的密度比同類產品高出4倍,可為製造商提供突破性的可測性設計方法,助其顯著降低高速半導體器件的總體成本並縮短上市時間。3 L: p" `! t0 Z: h3 f" s5 t
3 ^! G# s: Z) n
這一新設備是與微處理器生產廠商AMD合作開發。AMD工程師正採用Sapphire平台和D-6432DFT加速其最先進產品的測試和上市週期。在全球數以百計Sapphire平台裝機量中,已有200多個D-6432DFT設備安裝於這個屢獲殊榮的Sapphire平台中進行生產測試。
% Y+ ~8 t# N7 @* {  x% m3 I; B) t5 a2 n$ [3 i0 ~- X
AMD自動測試設備(ATE)技術經理Pete Hodakievic表示,市場對高速匯流排界面測試和快速資料傳輸率提出了越來越高的要求,迫切需要一種比簡易承載板環路測試技術更為強勁的測試方法。因為需要控制測試成本,而無法採用傳統的測試設備和方法。採用Sapphire D-6432DFT,用單次插入即可完成對最先進的微處理器晶片進行高速環路測試、DC參數測試,以及掃描和功能測試。相比全功能測試,D-6432DFT不僅有更好的測試覆蓋,還可以顯著降低測試成本。
: x* x$ d. ^& R0 o" T& Q8 k
- p* ^5 h* s$ h4 D, a1 fCredence副總裁Chetan Desai指出,與AMD合作,能夠提供滿足市場需求的方案,幫助客戶充滿信心地進行技術創新並應對上市週期和成本的雙重挑戰。推出Sapphire D-6432DFT,這是業界唯一用於高速器件生產測試的可行方案。不僅能滿足目前的市場需求,還可靈活適應未來幾代的產品發展。
作者: DennyT    時間: 2007-8-7 08:47 PM
前幾年Credence花大錢合併了一些業界各領域的老公司, 這Sapphire便是前Schlumberger (後來的NPtest) 被合併前的力作. 包括現在聯發科的RF愛用機 Credence ASL-3000RF 也是原來被合併前TMT的旗艦機種.5 D1 y3 E# p! z  ~  f) C2 C
8 p" f# N; s/ i7 O0 S
不過可惜Sapphire的控制軟體及測試程式發展環境bug還是很多, 常用function缺東缺西的, 讓閃亮的硬體規格頓時失了些光彩. 這說明ATE廠商花費十來年經營的軟體環境其實是一項資產: 穩定且齊全的功能, 一群熟悉這環境的客戶及應用支援工程師.& T. g$ @, ~( p; y; \+ h; E7 E, y
( ^5 l, L- o: A8 A
反觀Verigy (前HP, Agilent) 就清楚的認知到這一項無形資產, 不論其設備硬體如何演進 (50MHz的HP82K到12.6GHz的V93K PS), 軟體作業環境如何改變 (使用PA-RISC CPU的HPUX到使用x86 CPU的Linux), 其程式發展環境介面及功能完全繼承相容前代產品, 這中間花費的是大量的軟體工程投資, 節省的是客戶及前線應用工程師的再教育, 保留的是客戶的信賴感及產品忠誠度.
  d* z2 j; ]& X6 }+ v; Y
, T, q4 {1 r: H話說回來, Sapphire優異的性價比在市場上很具殺傷力, 針對高速Serial I/F的test solution也是市場上最直覺簡單的方案, 只是期望這次Credence能吸取教訓, 在完成Sapphire軟體環境的debug及調校後(不知要花多久), 能像Verigy經營93000 SOC平台一樣, 將軟體的一致性及前向相容能力視為測試平台的競爭力.
作者: DennyT    時間: 2007-9-19 11:47 AM
遠端迴路(Loopback)的優點
0 I0 d- H5 P& C! G6 J- m5 n0 e: N: t
處於兩種極端之間,像遠端迴路這樣的創新技術將DFT的靈活性與較深入的功能測試診斷結合。這種遠端迴路已實現在在Credence Systems公司的Sapphire D-6432DFT儀器中。Sapphire D-6432DFT儀器是業界首套高速串列匯流排方面的整合測試解決方案。該方案結合了全速迴路測試、抖動測量、注入測量,還有掃描/功能測試以及直流參數測量,所有功能都位於一個單獨的插件中。它還提供了具有可編程訊號劣化功能的遠端迴路,這為測試工程師賦予了很大的靈活性,使得他們可以將DUT DFT/繪圖產生器插入到盡可能遠的上游端。與其他迴路方法相較,可實現更高的測試覆蓋率。圖4顯示了利用DUT主圖案(master pattern)產生器在一個單獨PCI Express通道上的一種簡單實現,其中D-6432DFT提供遠端迴路。  , e2 D( z$ O6 x3 r5 U3 f+ K. F1 l( V

4 D9 l  E. F! Y& k
- l) J# X/ s% b; I6 G
圖4:利用內部DUT DFT實現數據封包產生、帶可編程訊號劣化功能的遠端迴路可完成高速通道的端到端測試。許多情況下DFT實現只是駐留在DUT內用於產生和檢查數據封包的軟體(本圖中DUT作為通道的主設備,而位於遠端的D-6432DFT儀器提供迴路)。
. D6 T# [0 {' j: P0 f* _
D-6432DFT提供了比同類產品高出四倍的密度,為製造商提供了一項突破性的DFT方法,大幅減少了半導體元件的總成本和上市時間。與需要數倍投資卻僅能測試有限幾個通道的其他方案不同,D-6432DFT整合了大量的功能,可在一台儀器上測試多達16個迴路對。這套儀器是與微處理器製造商Advanced Micro Devices (AMD)公司合作製造的,將Sapphire平台與D-6432DFT整合在一起,加速了新型產品的測試時間和上市時間。  
: n. V! N& g! i: l  C' [) w
9 n$ B( w+ G1 B利用D-6432DFT,可讓DUT與智慧的測試設備通訊,首次實現了高速匯流排的生產級測試。測試工程師在對訊號劣化性能進行編程,以便為元件的發射和接收通道留出更多餘量方面具有很大的靈活性,還能夠在一個具成本效益的生產環境中實現抖動容差和抖動傳輸等測試。 這類迴路提供的優勢包括:提供了能夠側重電壓和時間域視圖的訊號控制;增加了對訊號完整性和誤碼靈敏度的測試覆蓋;儀器中整合了抖動注入和抖動測量;覆蓋了損耗預算所有的三個部份;接收和發射通道可用來向核心邏輯和協議堆疊提供測試向量;可以存取元件接腳實現全面的直流參數測試。  : z  U8 }/ m: d, `
7 Z7 N. i) ]; @, q
很明顯,呈指數式成長的匯流排速度為電路板的設計到生產帶來了根本轉變。重要的是,要記住絕大多數元件都還有其他一些訊號,甚至符合傳統介面標準的其它匯流排。一些元件同時使用幾種由不同協議和訊號傳輸規格支援的高速匯流排已經是常見的事情了。實際上,正是技術和時間域的結合,才使得這些元件功能如此強大,也使設計、除錯和測試變得更加困難。在當前要求快速上市的環境中,透過提供創新產品和解決方案,協助用戶以更低的成本和更低的風險進一步最佳化和加速他們的最新測試技術,測試公司將扮演重要的領導角色。  ! s' u8 T: U+ K% n, O3 C, {  N# Z/ t
: K' c! x  e) @- d( d2 _3 `3 W
出處: 可處理6.4Gbps以上數據率的創新串列匯流排測試方法
( e0 [6 t7 r# i5 P$ U. Z, ]$ x
http://www.eettaiwan.com/ART_8800479701_480402_TA_44b9a6c0.HTM?1000013619&8800479701&click_from=1000013619,8601664259,2007-09-19,EETOL,EENEWS
8 m6 t1 @  k% ], |9 W; t! s  h+ N  y& M- Z
作者:Rudy Garcia 技術工程師 Eric Thacker 行銷總監 Credence Systems
8 i. f% T9 E1 f* U, {$ U8 E
, U9 ^7 p$ K2 d# ]# s8 g0 N8 w

作者: DennyT    時間: 2007-9-19 11:59 AM
樓上所提到的ATE serial test hardware架構中最吸引人的是:5 t, m0 k( K" x* I4 T
系統直接內建 Jitter Injection及 Jitter Measurement 模組, 這是一般ATE不內建的. 在有限的測試預算中, 終於可以將Jitter spec列入量產測試清單中, ATE工業終於走到這一步, 真是不簡單. & e7 l2 }( ]9 p3 N4 J) p
7 W# U) ~2 j" l# ~" `/ N
畢竟在PLL or Serial PHY中, 要將Jitter test做成BIST (內建自我測試) 很不容易, 之前ATE廠商通常把這功能放在TIA option中, 不僅昂貴而且channel也少, 一般測試廠更少購買這種option, 所以量產時很難把jitter spec放在測試程式裡, 除非design team有搞出jitter BIST.




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2