Chip123 科技應用創新平台

標題: 電阻layout時的溫度係數關係 [打印本頁]
作者: woo240    時間: 2007-7-30 05:48 PM
標題: 電阻layout時的溫度係數關係
請問電阻在佈局時的溫度關係TC與電壓係數VC要如何解釋呢?7 A( S: I+ S3 [2 v6 b: K) z. D4 ~/ I
是這樣的，我現在正在做有關LAYOUT的專題，但是一遇到公式就不會3 P9 F' R7 p% v$ K
老師給的PAPER中有給了TC與VC的公式
5 ~. N- C  ]: D3 f5 C3 j" r) \但怎麼想就是想不出怎麼推導出這式子( _* V6 R4 }6 j0 I5 |! k: f$ n

& V9 G. z1 J7 r1 k+ L) Q5 b此外再問個專業用詞的問題，請問：# G# O9 h/ S9 _! ^
Silicided poly與unsilicided poly翻成中文要怎麼說呢？* |# V# Y# C" j& A  t2 C( z
我查了很多的字典，跟線上翻譯，但都沒有結果
/ u- }8 j1 Z; L+ A) j如果有layout上的達人請幫我一下2 L9 ?. O8 I5 P& T! A3 _: y) w: n
謝謝
作者: m851055    時間: 2007-7-30 08:33 PM
Silicided poly...silicon targe poly
- N% Z3 }  W  b% c1 Z9 sunsilicided poly...unsilicon targe Poly
0 ]7 u7 S! K; d' `2 w& l
& f$ V' j# P+ j- G3 w  F2 Z$ Ctc1 First-order temperature coefficient. (Default: resistor model parameter tc1r; 0 if no model is specified.)
8 {3 U- n* A+ I* l' S& Dtc2 Second-order temperature coefficient. (Default: resistor model parameter tc2r; 0 if no model is specified.)2 ]9 g- a" c2 K
vc1 voltage across the first capacitor! `4 c/ V* V! H# U& X7 z( K4 |
vc2 voltage across the second capacitor: T" q1 r5 S4 ]/ ^
! ~0 j8 C0 e- U
A two-terminal resistor.1 d8 B# x# Z, E1 a: a4 F
The resistance R is influenced by the temperature as follows:" D. F2 `: i3 E/ K5 J8 H
R = N (1 + AT + BT2)
. i0 g/ C3 V, s' a/ j' GT = Ta – Tn
8 v0 |( W+ V; o% ?) wwhere N, A, B are device parameters described below; Ta (the “ambient” temperature) is set by the
/ a% \) [. O% ^.temp command; and Tn (the “nominal” temperature)
. s# _- r4 U: X" n* N5 n& D- w) ^0 l3 m; \# J4 n# w" f1 s1 e7 U& o
1 W! e& O# _0 D- M1 r; C  z- c
This produces a resistor of resistance 30 kilohms at the nominal temperature tnom. If the temperature T9 @0 k% Y0 G- x( e% v9 l
is different from tnom, the resistance is 30,000*(1+0.01*(T-tnom)+0.0001*(T-tnom)*(T-tnom)). For% P( O3 \/ G" D7 Y7 `) k8 a/ H. |
example, if the circuit temperature is 127 degrees and tnom is 27 degrees, the resistance is
: L2 I. A% `; g; Y1 I30,000*(1+0.01*100+0.0001*100*100) = 90,000 Ohms.* \, E* L$ [' L' B
- j  _4 W- Y: T" O
[ 本帖最後由 m851055 於 2007-7-30 08:50 PM 編輯 ]
作者: sjhor    時間: 2007-7-31 09:15 AM
電阻的 layout 應該與溫度比較無關吧!!
/ ?1 O" x$ t* y3 }8 E跟電壓應該比較有關!!  但是需要考慮材質!!6 z+ Z4 J$ ^- z
像 "N+" ...... 等等要加上偏壓的情況, 才會有電壓與layout有關!!& e9 ?) ?2 l! Y- x
- N8 [! Y& P* N0 T: _" T
與溫度關西的 layout? 應該要看熱源吧!!; N  ]- m' M, l. ?, a) E
這才是考慮電阻 layout 的住要原因吧!!!
作者: m851055    時間: 2007-7-31 08:58 PM
原帖由 sjhor 於 2007-7-31 09:15 AM 發表 % e9 q4 ]" k3 L0 u! W
電阻的 layout 應該與溫度比較無關吧!!8 \0 j% i# C  {' ^& g
跟電壓應該比較有關!!  但是需要考慮材質!!
' e: i( N/ h9 Q8 V像 "N+" ...... 等等要加上偏壓的情況, 才會有電壓與layout有關!!) o& ~! [& y: N4 \7 q2 ]
& T* X* ^! Z9 a# ~
與溫度關西的 layout? 應該要看熱源吧!!
4 Y- O/ `2 _* }5 V- l這才是考慮電 ...
2 s; R9 Z( ?' }! v$ E# x

; T" v$ M% l5 B0 [; Q$ @
9 f$ B$ ^( o) k& eN+ resistor to 12V，so voltage is understand.
作者: woo240    時間: 2007-7-31 09:28 PM
感謝大家的回答，對我來說幫助很大8 N& f2 E- I  e$ M
to m851055:
, D+ O& Z' g3 b  y5 T/ x( Q& Y　　請問這個例子用於.35製程也可以嗎?: f  ?7 C  C1 ?; T5 I
      你說得我有一點了解了，3q
, P$ u4 D( X! C( M% d0 \
7 r$ i! p5 s+ `! ?請大家幫我看看以下的圖:
( D1 N  ?1 C% b5 c7 O
* d1 g7 R4 K0 `9 l" X
. V/ ?' q. s, h7 ?  q" x這就是我所說的公式，老師給我的東西我都只是翻出來，但卻不懂- X4 W( c. m, s* P0 s' L9 T
就連例題也是懵懂懵懂，有找過書，但是並沒有看到這樣的公式，請大家指導指導
0 @2 X% q. ^8 s' R, n$ Y
8 ?4 X( v3 d/ D[ 本帖最後由 woo240 於 2007-7-31 09:30 PM 編輯 ]
作者: m851055    時間: 2007-7-31 10:57 PM
foundary 廠通用公式，一定可以用。- g7 ?5 g) h( F  C

- g+ d. D5 n& M: t- ^" M& W另外你所貼的圖找半導體物理的書就有了，我以前也推導過(在大一時)，現在在業界都沒用過。
% h( C8 S3 y! t& T5 q5 E9 Z
! C/ k5 R/ D4 @- M1 B5 [2 l還有你說"翻出來"不懂是甚麼意思。
作者: sjhor    時間: 2007-8-1 09:35 AM
標題: 回復 #5 woo240 的帖子
TC  和  VC 的物理定性公式是如此沒有錯!!
& i: Q% m/ X' n7 R, Z
) {( e! B/ x4 ^製程廠提供的 TC, TC^2, .....  VC, VC^2, ........
5 k2 m1 B3 S- m/ G8 N" x. s) J. ^這些值都已經算出!!! X. p; X- K, h
從圖中得知 TC=1000ppm, VC unkonw.  
: y: [8 u! k# a) ?1 y; g6 {但已經提示  VC 是 所有可用的電阻中  是最佳的  所以放心去用的意思吧!!
作者: woo240    時間: 2007-8-2 10:53 AM
標題: 回復 #7 sjhor 的帖子 #m851055的帖子
to m851055:
0 |4 e7 Z. C  ]! j( V1 j; |   我指的翻是把英文翻成中文的意思
2 u0 @( g4 d0 [$ t  G   因為老師給的都是英文paper2 Z: _5 `; T2 |3 ?+ A

1 B& s) \/ r/ j$ `8 Eto sjhor:; S8 Q/ P5 p$ V
     這是說以poly來話電阻的話VC是最低的是嗎?
3 n  o# C- m" e( S$ o: i  I     那如果以別的層次來畫VC是不是會不一樣?
作者: sjhor    時間: 2007-8-2 12:21 PM
標題: 回復 #8 woo240 的帖子
你可以看一下你使用的製程之 SPICE Model 或是他的 Electronic Design Rule; M5 n* E7 f) h9 f+ n; l" B$ R
他們應該就會描述!!+ G% M# \/ {, `; S& `/ T  w% a
你可以依你的需求來做判斷!!
. J4 Y' U3 W% ~* _/ k  d因為製程的不同  這些也都會有所差異!!. d& }( `  I9 Z
9 h8 C) ^! R  |- d! K
每一種材料的電阻其  VC/TC 都不相同!!$ t. C, W5 Y+ E$ Y
正系數或者是負係數  也有所差異!!) j9 L4 c% d5 v! k. o8 ~6 {/ o! @2 W2 K
看製程廠給的資料比較準!!
' Q5 b/ J) l4 J* S+ t
4 a8 Q- ~- y4 Y& ^[ 本帖最後由 sjhor 於 2007-8-2 12:23 PM 編輯 ]
作者: woo240    時間: 2007-8-8 09:46 PM
謝謝各位的幫忙, \, ?& f, d; s7 X* {4 ~9 q
已經有了初步的了解了; Q& z7 A6 W4 ?- X" |
這種東西自己找書真的會找到翻的



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2