Chip123 科技應用創新平台

標題: charge pump里面的opAMP起什么作用？ [打印本頁]
作者: adele    時間: 2007-7-24 02:41 PM
標題: charge pump里面的opAMP起什么作用？
看到charge pump里面，有opAMP接在up和down的两路输出电压中间，起什么作用呢，可以不用吗？
作者: macrohan    時間: 2007-7-24 09:33 PM
让Dummy之路跟随实际之路，Dummy之路可以减轻电荷共享和时钟溃通！; B4 b; |% I0 n1 t. V5 F& [" ~
不知道我这么理解对不对
作者: finster    時間: 2007-7-25 02:07 AM
charge pump基本上可分成single-ended和differential兩種架構  X& I# p; ]$ s0 t" I* _# z
single-ended的charge pump就沒有使用OP Amp的方式(我的印象中)+ W- B9 h: b% L2 U9 a/ ?. q
絕大部份,會在charge pump中使用到OP Amp大都是在differential架構的charge pump5 f, V7 b1 y4 i3 I1 u" M/ @
當然,charge pump中要不要用到OP Amp完全是看designer個人的考量與架構的需求
( R( ?3 D. V  t  v, a+ u; W, \! U+ adifferential charge pump也可以不用OP Amp就可實現6 ~4 K2 i+ I5 |2 v
% l& b* X) i: Z5 @6 J
至於你提到charge pump中使用到OP Amp
* L2 T  n- J2 c2 `( W/ k  J) X我在IEEE的paper中曾看過兩種這類的charge pump
3 e  e/ i, f* F建議你,先看懂內容寫些什麼,絕大部份的IEEE paper都會描述block的動作原理和基本架構運作緣由& ^* j. l4 f% |# J4 I- V
若你推導一下電路運作模式,我想應該不難理解才對" u0 d9 R1 ?3 q, w9 w; q

; P5 F" ]$ X, m, ]另外,PLL的charge pump電路架構,就我個人所知的大概有六種以上; Q5 Y. ?4 B7 [# z: A* k
每一種架構都有不同的考量和優缺點
, x8 Q0 f4 s( _9 N( A1 N& Z$ W如果你真的無法理解paper上的描述,建議你將架構或者電路圖貼到論壇
) Z0 V' K' v7 q0 `; t  M& I( Q* e3 P  I要不然,誰又會知道你問的是那一種charge pump架構呢??
作者: kanchiam    時間: 2007-7-27 08:59 AM
標題: 回復 #1 adele 的帖子
因為你說的不是很清楚: |8 I: M& r  D
不過大多數的opamp在charge pump中! c7 }9 R8 P: x+ ^$ r  q
都是拿來解決charge sharing+ H1 E9 O4 |' i9 i
這個算是PLL的一個基礎觀念
作者: option318    時間: 2007-8-9 10:18 AM
順便帶提一下，請問那在Charge Pump中，我們要注意到up、dn的電流ip是否要match！！
4 M8 t6 g" H# o, m0 N然而在這其中，小弟想問的是，那個ip電流我們在設計時，通常都是設多大呢？為什麼？:o
作者: finster    時間: 2007-8-9 07:08 PM
電流up和dn當然要match! z8 \6 a! {2 }
不然charge pump current對low-pass filter的charge和discharge就會出現un-match
8 z+ Z* w1 Z+ \/ I/ ~" K4 y" a進而影響control VCO的voltage,連帶的也會造成VCO振盪出來的頻率會受到影響
4 b0 V) S) W3 W2 d( [* l8 A, _* d) h% y  W
至於charge pump current要設到多大0 h% H" H6 H& P
這要看你在PLL的設計中,VCO的gain值有多大,damping factor設為多少等等參數才能夠計算出charge pump current在多少值時才是最佳的5 K* u" j$ M. n: v
一般來說,charge pump current在10uA - 40uA均可接受,但,實際值乃要利用公式及搭配所有相關參數計算過後才能決定, v4 S9 K! u. }, u
想設計PLL,公式的推導絕對不能少,如果不先了解PLL的運作原理而只是要知道各個block參數為何+ |7 ^4 l% B1 ~) u3 A
那就無法真正理解PLL的設計精髓為何,更無法設計出最佳化的PLL+ J# c, }# W& S, F
) ~' Z5 y3 c1 {5 N

! _1 I" \5 p" m8 o% x. s0 H2 Q' Z& y- I1 G- U& m9 c8 J7 s

8 I& D9 d; x" ^$ }% L2 N
原帖由 option318 於 2007-8-9 10:18 AM 發表
5 U( v' [' v8 ?* N/ h4 p0 }6 ]$ E順便帶提一下，請問那在Charge Pump中，我們要注意到up、dn的電流ip是否要match！！
/ I! a# @, N$ Z然而在這其中，小弟想問的是，那個ip電流我們在設計時，通常都是設多大呢？為什麼？:o
作者: option318    時間: 2007-8-11 03:05 PM
恩恩！！謝謝”finster” 副版主的說明，小弟總算了解。
4 H1 @0 ?0 q& U; c8 ~謝謝您的說明唷！！
作者: super    時間: 2007-8-12 03:45 PM
我的理解是 加上op 是為了charge sharing 和 不讓電荷變化太大
! y$ ^% ?, r& K* i讓ref spurious 增大.而且op 的SR 也會影響spurious 多寡
3 \$ ?" J# L. U( o1 I$ T0 n. y. j5 ~# Z所以 要小心這個op的設計; D% t4 M- ?) v7 g$ O
3 c3 h& O1 c$ z0 e6 b9 [4 b
charge pump電流 我就有點疑問了 , 一般大公司的量產IC ,  Icp 都是mA級的 ! d3 h, M" A& v
不知道為何paper 都只有數十uA ?
作者: finster    時間: 2007-8-13 10:27 AM
一般而言,我們所設計的電路都儘量要求low power,也就是整個system的total current要能夠愈小愈好4 j7 p3 p: z, z6 K: R' w1 L! }
就以PLL而言,最大的current是在VCO,其次是differential-to-singled-eend(D2S)(有的PLL架構並不需要這個block circuit),然後才是charge pump和post-div/pre-div及PFD
( T' T- |; N+ O3 v! ]: e  G而在我們所設計的PLL電路中,一般的total current大概都在10mA上下,其中3/4的current是VCO的current所消費掉,當然,如果包含D2S電路的話,這個比例和current值也會有所不同; U% L6 W' |7 O# n/ W
+ E2 D+ P* O' `: i" J2 T+ c- W
再說明一點,若是純analog PLL,其charge pump current本來就不應該太大,charge pump current愈大,相對的對low-pass filter所作的chrage/discharge的速度也愈大,表示control VCO的voltage變化也愈大,那樣子很容易會讓VCO產生過大的frequency變化,除非VCO本身的gain值就很小,不然charge pump current到達mA都很難控制VCO的frequency
# A: q2 q: U/ B1 n+ W+ N1 k" b( Z再者,如果charge pump current都己經是mA級了,那VCO的current幾乎都要達到數百mA,那這個樣子的PLL所用掉的current就太大了,現在環保意識抬頭,歐洲一直在提倡綠色能源環保規章,一個PLL會用掉數百mA和一個只會用掉數十mA的PLL,當然是數十mA的取勝* G5 ~- h  R/ t1 c% e" p+ w" U
最後一點,如果PLL要放在SOC當中,其所消費的current絕對不可太大,因為那對整個system和熱源會產生極大的問題,電路所需的current愈大,愈有散熱的問題,對SOC而言,當然會要求PLL所要用的current愈小愈好
作者: macrohan    時間: 2007-8-13 01:28 PM
我的理解是Charge Pump 的电流大小与Loop Filter 参数密切相关，如果Loop Filter  on chip, 那么CP的电流越大，电容就越大，很大的电容集成到芯片上，所占用的面积会大到无法实现的程度，所以电流越小，Loop Filter的电容也相应变小，Loop Filter全集成会成为可能。单纯从功耗来讲，200uA和20uA相比，对整个LL节省功耗有限，但是Loop Filter电容能减小10倍。
作者: super    時間: 2007-8-13 06:57 PM
我比較讚同macrohan 說法 . 這比較合理.paper 是有說到過 .
% k2 A- J, X- m. L: Q2 R; g/ `% v# g  B就我所知  charge pump current 多少和vco 電流根本沒有關係.. k9 {( d- _/ h+ C
不會因為pump current變大 vco current就需要變大.: d5 Z+ q4 m% ^+ O9 x1 P
這是我所知的 .) ]8 A, n% J6 B. f: A
謝謝各位大大的解說 .
作者: macrohan    時間: 2007-8-13 07:36 PM
如果从噪声角度考虑，从传递函数来看，CP电流越大，CP到VCO输出的噪声就越小，电流大了，CP的电流的失配相对小些，传统的PLL，LoopFilter 一般都是外置，所以不考虑环路滤波器电容的大小，所以CP的电流一般在mA级，而在SOC、全集成逐步成为趋势的今天，Loop Filter 全集成，CP的电流再不能达到mA级了，一般都在uA级；
作者: kmchen3089    時間: 2007-8-20 05:02 PM
標題: 回復 #1 adele 的帖子
about your question (回復 #1 adele 的帖子)
" j" Y/ a: F6 u6 Iplease refer to Razavi's Design of analog CMOS IC  textbook
$ ^/ f( w1 U  C5 nedition 2001 ,page 567  & figure 15.475 i2 ^* u0 E) I' o- `% O2 n
it's to minimize charge sharing and can decrease vco input ripple voltage
1 s# F- M& t  v& T" g1 c
+ Q, o" D. ^7 @2 MThe structure is originally presented on JSSC,vol.SC-23,pp1218-1223,October 1988 (see figure 8 on this paper)
" D5 b2 k6 a' o8 lA variable delay line pll for CPU-coprocessor synchronization
作者: deltachen    時間: 2009-11-26 05:11 PM
謝謝大大的分享~知識因分享而壯大！
作者: Chipfish    時間: 2010-1-6 05:00 PM
謝謝大大的分享~知識因分享而壯大！
作者: semico_ljj    時間: 2010-1-7 05:54 PM
学习了！谢谢
作者: semico_ljj    時間: 2010-1-7 05:55 PM
我设计的电路一般是20uA∼60uA的样子，VCO功耗大致4∼8mA。
作者: dacaili    時間: 2010-8-17 09:14 PM
谢谢分享。3X3X。' r- L5 q: d+ C9 P# E5 g- d" g1 p; y
謝謝大大的分享~知識因分享而壯大！
作者: dacaili    時間: 2010-8-18 01:01 PM
谢谢分享。3X3X。
- V) O, l: |3 Z) y3 o+ [1 Q謝謝大大的分享~知識因分享而壯大！



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2